JPS6024495B2 - インタフェ−ス制御方式 - Google Patents
インタフェ−ス制御方式Info
- Publication number
- JPS6024495B2 JPS6024495B2 JP18616080A JP18616080A JPS6024495B2 JP S6024495 B2 JPS6024495 B2 JP S6024495B2 JP 18616080 A JP18616080 A JP 18616080A JP 18616080 A JP18616080 A JP 18616080A JP S6024495 B2 JPS6024495 B2 JP S6024495B2
- Authority
- JP
- Japan
- Prior art keywords
- service processor
- channel device
- control method
- interface control
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はインタフェース制御方式、特にサービスプロセ
ッサと複数個のチャネル装置との間に集中インタフェー
ス部を介在せしめ該集中インタフェース部により個々の
チャネル装置を制御し、チャネル装置の構成を簡略化す
るようにしたインタフェース制御方式に関するものであ
る。
ッサと複数個のチャネル装置との間に集中インタフェー
ス部を介在せしめ該集中インタフェース部により個々の
チャネル装置を制御し、チャネル装置の構成を簡略化す
るようにしたインタフェース制御方式に関するものであ
る。
周知の如く、中央処理装置と複数個のチャネル装置とを
そなえたデ−タ処理システムにおいて、中央処理装置故
障時などに中央処理装置の代替用などして使用されるサ
ービスプロセッサを具備し該サービスプロセッにより故
障発生時における救済措置などを充分に進行し得るよう
にされる。
そなえたデ−タ処理システムにおいて、中央処理装置故
障時などに中央処理装置の代替用などして使用されるサ
ービスプロセッサを具備し該サービスプロセッにより故
障発生時における救済措置などを充分に進行し得るよう
にされる。
この種のデータ処理システムの一般例として、第１図に
図示する如き構成をとり、例えば中央処理装置１が故障
した如き場合サービスプロセッサ２が中央処理装置１の
処理を代行するようにしたものがある。なお図中の符号
３−１，３−２，・・・３−ｎは夫々チャネル装置を表
わしている。従釆一般に、上記の如きデータ処理システ
ムにおいて、各チャネル装置３一１，３一２，・・・３
−ｎの主要部構成貝０ちサービスプロセッサ２とのイン
タフェースを制御する部分は第２図に図示する如きもの
であり、図中の符号３はチャネル装置、４はサービスプ
ロセッサ２又は前段チャネル装置３からの情報又は信号
を解読するデコーダ、５‘まスキヤン。アドレス・力ウ
ンタ、６はスキヤン・データ・レジスタ、７はスキャン
されるフリツプフロップ群、８ないし１１は夫々ゲート
回路を夫々表わしている。第２図において、サービスプ
ロセッサ２から直接的に又は前段側のチャネル装置３を
介してサービスプロセッサ２から間接的にアドレス情報
が送られてくると、デコーダ４は当該アドレス情報を解
読し当該アドレス情報が自チャネル装置３を指定するも
のであるか杏かを判断し、該当するとき、ゲート回路９
を開放したスキャン・アドレス・カウンタ５にデータ情
報がセットされる。
図示する如き構成をとり、例えば中央処理装置１が故障
した如き場合サービスプロセッサ２が中央処理装置１の
処理を代行するようにしたものがある。なお図中の符号
３−１，３−２，・・・３−ｎは夫々チャネル装置を表
わしている。従釆一般に、上記の如きデータ処理システ
ムにおいて、各チャネル装置３一１，３一２，・・・３
−ｎの主要部構成貝０ちサービスプロセッサ２とのイン
タフェースを制御する部分は第２図に図示する如きもの
であり、図中の符号３はチャネル装置、４はサービスプ
ロセッサ２又は前段チャネル装置３からの情報又は信号
を解読するデコーダ、５‘まスキヤン。アドレス・力ウ
ンタ、６はスキヤン・データ・レジスタ、７はスキャン
されるフリツプフロップ群、８ないし１１は夫々ゲート
回路を夫々表わしている。第２図において、サービスプ
ロセッサ２から直接的に又は前段側のチャネル装置３を
介してサービスプロセッサ２から間接的にアドレス情報
が送られてくると、デコーダ４は当該アドレス情報を解
読し当該アドレス情報が自チャネル装置３を指定するも
のであるか杏かを判断し、該当するとき、ゲート回路９
を開放したスキャン・アドレス・カウンタ５にデータ情
報がセットされる。
スキヤン・アドレス・カウンタ５はフリツプフロツプ群
を逐次走査してゆき、走査されたフリツプフロツプの内
容がスキャン・データ・レジスタ６にセットされてゆく
。このスキャン・データ・レジス夕６の内容は、例えば
デコーダ４のゲート制御信号により開放状態にあるゲー
ト回路８を介してサービスプロセッサ２に送出される。
一方上記アドレス情報が池チャネル装置３に対応するも
のである場合、当該チャネル装置３を通過して次チャネ
ル装置ヘアドレス情報、データ情報およびストロープ信
号が送られる。このように従来のインタフェース制御方
式は個々のチャネル装置３にサービスプロセッサ２との
インタフェース部を具備して構成されており、このため
回路構成が比較的複雑にならざるを得なかつた。
を逐次走査してゆき、走査されたフリツプフロツプの内
容がスキャン・データ・レジスタ６にセットされてゆく
。このスキャン・データ・レジス夕６の内容は、例えば
デコーダ４のゲート制御信号により開放状態にあるゲー
ト回路８を介してサービスプロセッサ２に送出される。
一方上記アドレス情報が池チャネル装置３に対応するも
のである場合、当該チャネル装置３を通過して次チャネ
ル装置ヘアドレス情報、データ情報およびストロープ信
号が送られる。このように従来のインタフェース制御方
式は個々のチャネル装置３にサービスプロセッサ２との
インタフェース部を具備して構成されており、このため
回路構成が比較的複雑にならざるを得なかつた。
本発明は上記の点を解決することを目的とし、簡単な構
成によりインタフェース制御を行ない得るようにするこ
とを目的としている。
成によりインタフェース制御を行ない得るようにするこ
とを目的としている。
そしてそのため本発明のインタフェース制御方式はサー
ビスプロセッサと、該サービスプロセッサに接続された
集中インタフェース部と、該集中インタフェース部に接
続された複数のチャネル装置とを具備し、且つ上記集中
インタフェース部は、上記サ−ビスプロセツサによって
指示された１個のチャネル装置と上記サービスプロセッ
サとを接続し、上記サービスプロセッサの指示に従い、
当該チャネル装置と上記サービスプロセッサとの間のデ
ータ転送を制御するように構成されていることを特徴と
するものである。以下第３図および第４図を参照しつつ
本発明を説明する。第３図は本発明によるィンタフヱー
ス制御方式が適用されるデータ処理システムの一実施例
構成、第４図は本発明による一実施例インタフェース制
御方式の主要部構成を夫々示している。
ビスプロセッサと、該サービスプロセッサに接続された
集中インタフェース部と、該集中インタフェース部に接
続された複数のチャネル装置とを具備し、且つ上記集中
インタフェース部は、上記サ−ビスプロセツサによって
指示された１個のチャネル装置と上記サービスプロセッ
サとを接続し、上記サービスプロセッサの指示に従い、
当該チャネル装置と上記サービスプロセッサとの間のデ
ータ転送を制御するように構成されていることを特徴と
するものである。以下第３図および第４図を参照しつつ
本発明を説明する。第３図は本発明によるィンタフヱー
ス制御方式が適用されるデータ処理システムの一実施例
構成、第４図は本発明による一実施例インタフェース制
御方式の主要部構成を夫々示している。
第３図において、１および２は夫々第１図図示の同一符
号に対応したもの、３′−１，３′−２，・・・３′−
ｎは夫々チャネル装置、１２は本発明により設けられた
集中インタフェース部、１３はデータ・バス、１４一１
，１４一２，…１４−ｎは夫々制御信号用バスを夫々表
わしている。以下第４図をあわせ参照しつつ処理動作の
一例を説明する。
号に対応したもの、３′−１，３′−２，・・・３′−
ｎは夫々チャネル装置、１２は本発明により設けられた
集中インタフェース部、１３はデータ・バス、１４一１
，１４一２，…１４−ｎは夫々制御信号用バスを夫々表
わしている。以下第４図をあわせ参照しつつ処理動作の
一例を説明する。
なお第４図における符号３′−１，一３′−ｎ，８，９
，１０，１１，および１２は夫々第３図図示の同一符号
に対応したもの、４′はデコーダ、５′はスキヤン・ア
ドレス・力ウンタ、６′はスキヤン・データ・レジスタ
、７′−１，…７′−ｈは夫々フリップフロップ群、１
５はチャネル番号レジスタ、１６はデコーダ、１７一１
，…１７−ｎは夫々アンド・ゲート、１８−１，…１８
一ｎは夫々アンド・ゲートを夫々表わしている。サービ
スプロセッサ２から集中インタフェース部１２にアドレ
ス情報が送出されてくると、デコーダ４′は当該アドレ
ス情報が集中インタフェース部１２を指示しているか否
かを調べ、指示している場合には、少なくともゲート回
路８，９，１７を制御する。
，１０，１１，および１２は夫々第３図図示の同一符号
に対応したもの、４′はデコーダ、５′はスキヤン・ア
ドレス・力ウンタ、６′はスキヤン・データ・レジスタ
、７′−１，…７′−ｈは夫々フリップフロップ群、１
５はチャネル番号レジスタ、１６はデコーダ、１７一１
，…１７−ｎは夫々アンド・ゲート、１８−１，…１８
一ｎは夫々アンド・ゲートを夫々表わしている。サービ
スプロセッサ２から集中インタフェース部１２にアドレ
ス情報が送出されてくると、デコーダ４′は当該アドレ
ス情報が集中インタフェース部１２を指示しているか否
かを調べ、指示している場合には、少なくともゲート回
路８，９，１７を制御する。
データ情報中のチャネル番号情報はゲート回路１７を介
してチャネル番号レジスタ１５にセットされる。
してチャネル番号レジスタ１５にセットされる。
デコーダ１６は上記しジスタ１５にセットされたチャネ
ル番号情報を解読し、該当するチャネル装置３′に対し
て論理「１」信号を出力する。換言すれば、該当するチ
ャネル装置３′とサービスプロセッサ２とを接続可能に
する。またスキャン・アドレス・カウンタ５′およびス
キャン・データ・レジスタ６′は第２図において上述し
た如き処理動作と同様な処理動作を行なう。このように
本発明によれば従来個々のチャネル装置３に設けられて
いたインタフェース制御部を集中インターフェース１２
により代行するようにしたため回路構成が充分に簡略に
なる。図面の簡単な説明第１図は従来のデータ処理シス
テムの主要部構成図、第２図は第１図示のチャネル装置
３の構成例、第３図は本発明が適用されるデータ処理シ
ステムの一実施例主要部構成、第４図は本発明によるイ
ンタフェース制御方式の一実施例構成を夫々示す。
ル番号情報を解読し、該当するチャネル装置３′に対し
て論理「１」信号を出力する。換言すれば、該当するチ
ャネル装置３′とサービスプロセッサ２とを接続可能に
する。またスキャン・アドレス・カウンタ５′およびス
キャン・データ・レジスタ６′は第２図において上述し
た如き処理動作と同様な処理動作を行なう。このように
本発明によれば従来個々のチャネル装置３に設けられて
いたインタフェース制御部を集中インターフェース１２
により代行するようにしたため回路構成が充分に簡略に
なる。図面の簡単な説明第１図は従来のデータ処理シス
テムの主要部構成図、第２図は第１図示のチャネル装置
３の構成例、第３図は本発明が適用されるデータ処理シ
ステムの一実施例主要部構成、第４図は本発明によるイ
ンタフェース制御方式の一実施例構成を夫々示す。
図中、１は中央処理装置、２はサービスプロセッサ、３
′−１，３′−２，…３′−ｎは夫々チャネル装置、１
２は集中インタフェース部を夫々表わす。
′−１，３′−２，…３′−ｎは夫々チャネル装置、１
２は集中インタフェース部を夫々表わす。
外１図
オ２図
次３図
オ４図
Claims (1)
- １ サービスプロセツサと、該サービスプロセツサに接
続された集中インタフエース部と、該集中インタフエー
ス部に接続された複数のチヤネル装置とを具備し、且つ
上記集中インタフエース部は、上記サービスプロセツサ
によつて指示された１個のチヤネル装置と上記サービス
プロセツサとを接続し、上記サービスプロセツサの指示
に従き、当該チヤネル装置と上記サービスプロセツサと
の間のデータ転送を制御するように構成されていること
を特徴とするインタフエース制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18616080A JPS6024495B2 (ja) | 1980-12-26 | 1980-12-26 | インタフェ−ス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18616080A JPS6024495B2 (ja) | 1980-12-26 | 1980-12-26 | インタフェ−ス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57109024A JPS57109024A (en) | 1982-07-07 |
| JPS6024495B2 true JPS6024495B2 (ja) | 1985-06-13 |
Family
ID=16183426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18616080A Expired JPS6024495B2 (ja) | 1980-12-26 | 1980-12-26 | インタフェ−ス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024495B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142764A (ja) * | 1983-12-29 | 1985-07-27 | Hitachi Ltd | 計算機インタフエ−ス方式 |
-
1980
- 1980-12-26 JP JP18616080A patent/JPS6024495B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57109024A (en) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11143821A (ja) | コンピュータ・バス | |
| JPS6024495B2 (ja) | インタフェ−ス制御方式 | |
| JPS6242306B2 (ja) | ||
| US6066964A (en) | Dynamic bus | |
| JPH027528B2 (ja) | ||
| JPH0782424B2 (ja) | キヤリ−の伝達が行なわれるデジタル回路 | |
| JPH07272499A (ja) | 半導体記憶装置 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPH05250310A (ja) | データ処理装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPH01106255A (ja) | 論理装置 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPS63266513A (ja) | バス制御方式 | |
| JPH02113715A (ja) | Ｄ形フリップフロップ回路 | |
| JPS5977557A (ja) | ビツトアクセス回路 | |
| JPS6261976B2 (ja) | ||
| JPH05274250A (ja) | 情報処理装置 | |
| JPS6219942A (ja) | 集積回路 | |
| JPS61267852A (ja) | デ−タ・バス変換方式 | |
| JPH06103838B2 (ja) | 論理回路 | |
| JPS5945560A (ja) | スキヤンイン・アウト方式 | |
| JPS63250149A (ja) | 半導体装置 | |
| JPS5936785B2 (ja) | スキヤンイン方式 | |
| JPH0536853U (ja) | ゲートアレー | |
| JPH084222B2 (ja) | 集積回路装置 |