JPS60224075A - 放電監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、充電回路を介して信号のピーク値に１周期に
お（・て充電されかつこのピーク値を引続く周期におい
て信号が比較回路によって定められる、蓄積されたピー
ク値の所定のパーセント値に達するまで蓄積し、それか
ら放電回路を用いて信号の瞬時値に放電されるようにす
る蓄積コンデンサから成る、振幅が変化する周期的な信
号のピーク値を蓄積するメモリに対する放電監視回路に
関する。

従来の技術 周期信号の電圧ピークを検出するピーク値メモリは、測
定制御または調整回路にお（・て処理されるアナログ電
圧信号を発生する。ピーク値メモリに後置接続されて（
・る低域通過平均値形成器の出力電圧によって、例えば
周期信号がのこぎり波状の経過を有するとき、回転数が
測定技術的に検出される。このようにしてそれから比較
回路を用いて所定の回転数に依存した制御を行なうこと
ができる。他の場合、調整すべきアナログ周期信号は常
時おのおのの周期内で一定のピーク値に達するようにし
、その結果その都度のピークを検出しかつそれを調整回
路にお（・て処理するために、アナログ実際値信号をピ
ーク値メモリを用−・て取出すことができ、るようにす
ることが必要である。

公知技術のピーク値メモリは、次のような蓄積コンデン
サの充電および放電原理に従って動作する。すなわち蓄
積コンデンサは電源によって第１の比較回路およびダイ
オードを介しておのおのの周期の信号の実際のピーク値
に充電されかつこの値を引続く周期において、この値が
別の比較回路および放電トランジスタを介して引続く周
期内で信号の瞬時値に放電されるまで記憶しておく。放
電後蓄積コンデンサは電源および第１の比較回路を介し
て再び引続く周期の終了時にお（・て電圧ピークまで充
電される。

発明が解決しようとする問題点 しかしこのピーク値メモリは、瞬時信号のピーク値の、
直前（先行の周期）の信号のピーク値との関連における
パーセント値が、別の比較回路において設定することが
できる所定の値を下回らないときにしか記憶すべき周期
信号のピーク値を記憶することができないという欠点を
有する。上記の値は妥協的解決上の理由から約７０％と
することができる。ピーク値メモリが電圧ピークの動特
性に繰返し追従することができるように上記値を非常に
小さく選択した場合、平均値形成する低域フィルタの出
力側に申し分のない包絡線信号が現われな（なる。作動
時に次のような状態が生じる、すなわち比較的長（・時
間間隔にわたっである周期の、直前の周期のピーク値に
関連したピーク値が上記の調整設定可能な値を下回わら
なければ、ピーク値メモリは正しく動作する。しかし周
期信号の直接連続するピーク値相互の比が上記調整設定
可能な値より小さく・場合、蓄積コンデンサにおける電
圧は周期信号のピーク値の動特性にもはや追従すること
ができな（・。その後蓄積コンデンサはその電圧を一定
の値に保持する。

したがって本発明の課題は、蓄積コンデンサが、２つの
直接連続する周期信号のピーク値の百分率比値が調整設
定可能な値を下回るときにのみ蓄積コンデンサが周期の
終了時に完全に放電されかつ蓄積コンデンサはその放電
の直後即刻再び充電回路によって引続（周期のその都度
のピーク値に充電されるようにする、ピーク値メモリに
対する放電監視回路を提供することである。

問題点を解決するための手段 この課題は本発明によれは、信号が瞬時的に蓄積された
ピーク値の前以って決められたパーセント値に達しな（
・場合に、蓄積コンデンサが周期の終了時に放電される
ようにし、その結果蓄積コンデンサにおける電圧が再び
信号のピーク値に追従することができるようにする回路
手段を設けることによって解決される。この回路手段は
有利な実施例において次のように構成することができる
。すなわち放電トランジスタ（ＴｌはＯＲ１’　−）を
介して制御され、ＯＲデートの一方の入力側には、周期
信号が丁度信号の直前のピーク値の前以って決められた
パーセント値に達するとき、別の比較回路を介しそ１周
期内にパルス幅調整されるニードルパルスが供給され、
ＯＲゲートの他方の入力側には、信号が直前の信号のピ
ーク値の前以って決められたパーセント値に達しな（・
とき、周期の終了時に、パルス幅制御される、一定のパ
ルス幅のパルスが供給される。上記パルスの発生は、第
１単安定マルチバイブレータ段、別のＯＲゲート、分周
段、微分素子、第２単安定マルチパイブレーク段、双安
定マルチパイプレーク段およびＡＮＤケゞ−トから成る
デジタル回路網において行なわれる。

本発明の、ピーク値メモリに対する放電監視回路は、次
の利点を有する。すなわち蓄積コンデンサにおける電圧
経過は動特性の変動が著しく太き（・場合でも周期信号
の蓄積すべきピークに（・つでも追従することができ、
かつ平均値を形成する低域通過素子において最適に整合
された包絡線を形成することかできる。このようにして
、測定制御および調整過程に対して周期信号のピークを
検出しかつ評価することができる本発明の有利な実施例
は特許請求の範囲の実施態様項に記載されている。

まず公知技術を図示の例について説明する。

各周期内の周期信号のピークを２蓄積するために、第１
図ａの簡単な低域通過ＲＣ素子は適して（・な（・。測
定および計算から、低域通過ＲＣ素子における第１図す
の出力電圧ＵＡは、その都度のピーク値を検出するため
に、例えば第１図すののこぎり波状信号Ｕ３の動特性に
追従することかできな（・。

第２図の回路図に示すピーク値メモリは、電源Ｑ１ダイ
オードＤ１および比較器に１かも成る充電回路によって
充電される蓄積コンデンサＣｓｐの充電および放電原理
に従って動作する。

充電過程は信号ＵＳかそのピーク値に達するときまで持
続する。比較器に□においてパルス入力側に供給される
周期信号およびに１のマイナス入力側に供給される、蓄
積コンデンサＣ８Ｐにおける電圧が相互に比較され、か
つ周期信号が蓄積コンデンサにお（・て蓄積された電圧
より小さいとき、Ｋｌの出力が蓄積コンデンサにおける
充電過程を抑圧する。それから蓄積コンデンサが比較器
Ｋｌの出力側を介して放電することがないよう、電源Ｑ
の一方の接続端子と接続されて（・る比較器の出力側と
、蓄積コンデンサとの間にダイオードＤｌが次のように
接続されている。すなわちダイオードのカソードが、蓄
積コンデンサＣ８Ｐの電圧を導く電極に接続されている
。コンデンサの別の電極はアース電位に接続されている
。蓄積コンデンサＣ８Ｐにおける電圧は、非反転演算増
幅器ｏｐのグラス入力側に接続されている。一方マイナ
ス入力側は出力側から帰還接続されている。演算増幅器
ＯＰの出力電圧は、蓄積コンデンサにおける電圧Ｕ。８
Ｐと同じ大きさでありかつ、分圧タップＡ１およびＡ２
並びに所属の電圧ＵＡ□およびＵＡ２を有する６つの抵
抗Ｒ１５Ｒ２およびＲ３から成る分圧器に供給される。

更に演算増幅器の出力側は、低域通過ＲＣ素子の抵抗Ｒ
ＴＰの一方の接続端子に接続されており、この抵抗の他
方の接続端子は、時定数を定めるコンデンサＣＴＰに接
続されている。コンデンサの他方の接続端子はアース電
位に接続されている。分圧タップＡ１は第２比較器に２
のプラス入力側に導かれており、分圧タップＡ２は第６
比較器に３のマイナス入力側に導かれてし・る。第２比
較器のマイナス入力側および第３比較器のプラス入力側
に周期信号が供給される。比較器に２およびに３の出力
側はそれぞれ、Ａ’ＮＤケゝ−トＧの入力側に接続され
て（・る。このケゞ−トの出力電圧ＵＧは抵抗Ｒ４を介
して放電トランジスタＴを制御する。このトランジスタ
のコレクタは直接、蓄積コンデンサＣ３Ｐの電圧を導く
電極に接続されている。上記放電トランジスタのエミッ
タはアース電位に接続されて（・る。

周期の終了時にお（・て蓄積コンデンサＣ８Ｐにおける
電圧が周期信号の電圧ピーク値に等しく・とき、蓄積コ
ンデンサＣ３Ｐにおける充電過程か比較器に工を介して
中断される。それから蓄積コンデンサＣ８Ｐの電圧は段
階付けられたパーセント値づつ一方にお（・て分圧タッ
プＡ１を介して比較器に２のプラス入力０ｆｌｊに加わ
り、他方にお（・て分圧タップＡ２を介して比較器に３
のマイナス入力側に加わる。引続く周期における周期的
な信号が、タップＡ１に加わる電圧より小さくかつ分圧
タップＡ２に加わる電圧より大きければ、ＡＮＤゲート
Ｇの出力側にノ・イレベルが生じ、これにより放電トラ
ンジスタφが制御される。そこで放電トランジスタは蓄
積コンデンサ　□ａｓｐを放電する。その際放電過程の
持続時間は調整される。蓄積コンデンサにおける電圧は
放電過程によって著しく迅速に低下する。その瞬時の電
圧Ｕ。８Ｐは演算増幅器ＯＰを介しても分圧器Ｒ１，Ｒ
２およびＲ３に加わる。これにより比較的短い時間の後
、分圧タップＡ１における電圧ＵＡ１は瞬時の信号電圧
より小さく、これにより比較器に２の出力側は論理ロウ
レベルになり、同様にＡＮＤデー）Ｇの出力側も調理ロ
ウレベルにある。放電トランジスタＴは遮断される。し
たがってこのようにしてパルス幅が調整される放電パル
スが制御され、その結果蓄積コンデンサＣ８Ｐは、周期
内で周期信号の瞬時値までしか放電されな（・。それか
ら比較器に１の出力により、再び新しく・ピーク値を蓄
積するために蓄積コンデンサＣ８Ｐの充電のために電源
が作動接続される。

周期信号の経ｉＭＵｓ並びに蓄積コンデンサおよび低域
通過ＲＣ累子の出力側における電圧経過ＵｃｓＰが第６
図に示されて（・る。ピーク値メモリにおける電圧か第
５周期にお（・て周期信号の電圧ピークの動特性に丁度
追従できるものとして図示されて（・る。

ところで引続（周期において周期信号は分圧タップＡ２
に加わる電圧値より小さいま５であれば、比較器に３の
出力側はＡＮＤデートＧの出力側と同様論理ロウレベル
が現われる。これにより放電トランジスタＴが制御され
ずかつ蓄積コンデンサＣ８Ｐはその電圧値を一定に保持
しかつ周期信号の実際のピーク値にもはや追従すること
ができない。

この場合は第４図に図示される。第５周期から蓄積コン
デンサにおける電圧がもはや、周期信号の電圧ピークの
動特性に追従することができな〜・。

このことを回避するために、このような重大なる欠点を
有しない、ピーク値メモリに対する第５図に図示の放電
監視回路が開発されるに至った。

実施例 次に本発明を図示の実施例につき図面を用（・て詳細に
説明する。

第６図には、周期信号が第４図と同じ経過を有する場合
につ（・てその基本動作態様が図示されて（・る。この
場合放電監視回路によって放電トランジスタＴに第５周
期の終りにパルス幅制御されるパルスか供給される。こ
のパルスは蓄積コンデンサａｓｐをほぼ完全に放電しか
つ引続いて蓄積コンデンサか再び周期信号のピーク値に
充電され、かつそこで蓄積コンデンサにおける電圧は周
期信号のピーク値の動特性に再び追従することができる
。

第５図の放電監視回路は、単安定マルチバイブレータＭ
ｌ、ＯＲデートＢ１分周比２：１を有する分周段ＦＦ２
、微分素子Ｄ１別の単安定マルチバイブレータＭ２　、
ＡＮＤデートｃ１双安定マルチバイブレータＦＦｌおよ
び別のＯＲｒ”−トＥから成って（・る。

パルス幅が調整される、ＡＮＤゲートＧの出力パルスＵ
Ｇは単安定マルチバイブレータＭ□に供給され、そこで
それは一定のパルス幅のパルスに拡大される。単安定マ
ルチバイブレークＭ１の出力パルスＵＭ１は、周期を定
める入力クロック信号ＵＴとともにＯＲケゞ−トＢのそ
れぞれの入力側に供給される。その出力パルスＵＢは、
分周比２：１を有する分周段ＦＦ２を制御する。この分
周段ＦＦ２の出力信号ＵＦＦ２は微分素子りに供給され
、その際その正の出力パルスのみが後置接続された単安
定マルチバイブレータＭ２をトリガし、その結果その出
力側に一定のパルス幅のパルスか生じる。これらパルス
ＵＭ２は別のＡＮＤケ９−トＣの一方の入力側に供給さ
れる。入力クロツク信号ＵＴはその他に、双安定マルチ
バイブレークＦＦ１のセット入力側Ｓにも供給される。

この双安定マルチバイブレータのりセット入力Ｉｌｌ　
ＲはＡＮＤケゞ−トＧの出力信号によって制御される。

この双安定マルチバイブレータの出力信号ＯＦＦ’ｌは
ＡＮＤ　ｒ　−）　Ｃの別の入力側に供給される。その
出力信号ＵｃはＯＲｒ”　−トＥの一方の入力側を制御
する。このｏＲｐｙ”−）の別の入力側はＡＩＪＤケゞ
−トＧの出力信号ＵＧによって制御される。ＯＲ４’−
）Ｅの出力信号ＵＥは抵抗Ｒ４を介して放電トランジス
タＴを制御する。

これによりこのトランジスタは、（・ずれにせよ、周期
信号のピーク値の動特性上の理由から必要であるように
、パルス幅が調整または制御されるパルスによって制御
される。

第７図ないし第８図には第５図のブロック回路図に属１
−るパルスダイヤグラムが図示されて（・る。

第７図ａには、仮想の周期信号の電圧経過Ｕｓ１蓄積コ
ンデンサＣ８Ｐにおける電圧の経過ＵＣ８Ｐ並びに低域
通過ＲＣ素子における出力電圧の経過ＵＡが示されて（
・る。

第７図すは入力クロック信号の経過ＵＴを示す。

第７図Ｃは、ＡＮＤｒ−）Ｇの出力側におけるパルス幅
調整されるニードルパルスＵＧの経過を示す。これらパ
ルスは公知技術によるピーク値メモリでは第６および第
５周期において形成することができない。

入力クロック信号ＵＴは立上り側縁によって双安定マル
チバイブレータＦＦ□をセットし、一方マルチパイプレ
ークの方はｈＮＤｒ−）Ｇの出力パルスＵＧによってリ
セットされる。

第７図ｇは、双安定マルチパイプレークの出力信号ＵＦ
Ｆｊを示す。

第７図ｅは、ＡＮＤデートＧの出力パルスＵＧから取出
される、単安定マルチパイブレークＭ１のパルス幅の二
定な出力パルスを示す。

ｏＲｅ−１−Ｂにおいて入力クロック信号ＵＴおよび単
安定マルチバイブレータＭ□の出力信号ＵＭ１が相互に
論理結合される。このテートの出力信号ＵＢは第８図ｇ
に示されて（・る。

２：１０分周比を有する後置接続された分周段ＦＦ２に
おいて、０Ｒｒ−）Ｂの出力信号ＵＢから出力信号ＵＦ
Ｆ２が形成される。その経過は第８図すに示されている
。

この分周段に同じく、第８図Ｃに示すようにＵＦＦ２に
対して相補的な出力信号ＵＦＦ２か現われる。

この信号は微分作用する高域通過ＲＣ素子りに供給され
る。この素子の出力信号ＵＤは第８図ｇに示されている
。その正のニードルパルスは別の単安定マルチバイブレ
ータＭ２をトリガする。この単安定マルチバイブレータ
の出力パルスＵＭ２は第８図ｅに示されている。

この出力パルスＵＭ２と双安定マルチバイブレータＦＦ
□の出力パルスＵＦＦｉとは別のＡＮＤ素子Ｃにおいて
論理結合され、その出力側に第８図ｆに示すパルスＵＣ
が生じる。このパルスを第７図ｆにも図示した。

上述の説明から、パルス幅制御されるパルスは、第６お
よび第５周期の終了時にのみ、すなわち蓄積コンデンサ
Ｃ８Ｆが周期信号のピーク値の動特性に再び追従するこ
とができるように、蓄積コンデンサＣ８Ｐが殆んど完全
に放電されるべきであるときにのみ生じることがわかる
。

ＡＮＤ　ｒ　−）　Ｇの出力パルスＵＧは別のＯＲケ９
−トＥの一方の入力側に供給される。ｏＲｒ−）の出力
信号ＵＥは第８図ｇに示されている。この第８図ｇに示
すパルス図を第７図ｇにも説明をわかりやすくするため
に図示されて（・る。別のＯＲゲー）Ｂの出力信号は抵
抗Ｒ４を弁して放電トランジスタＴのベースに供給され
、これにより蓄積コンデンサＣ３Ｐは、放電トランジス
タＴのベースに加わる制御パルスがパルス幅について調
整されて（・るとき、１周期内に周期信号の瞬時１直に
放電され、かつ蓄積コンヂンアＣ８Ｐは、放電トランジ
スタＴのベースにおける制御パルスかその幅につ（・て
制御されているとき、周期の終了時に殆んど完全に放電
される。

別のＯＲ’−＋−トＥは第９図に示すように場合によっ
ては省略することができかつＡＮＤ　ｒ　−）Ｇおよび
別のＡＮＤケゞ−トＣの出力は簡単に相互接続されかつ
それから放電トランジスタＴのベースを制御する。双安
定マルチバイブレータＦＦ、のりセット入力側Ｒを制御
するために、単安定マルチバイブレータＭ□の出力信号
を使用することもできる。

このように変形された回路は第９図のブロック図に示さ
れている。

放電監視回路は市販の素子によって実現することができ
る。公知のピーク値メモリおよび放電監視回路全体を集
積化することもできる。

発明の効果 本発明の放電監視回路によれば、周期信号の動特性の変
動が著しく大きい場合でも周期信号の蓄積すべきピーク
に常に追従することができ、しかも出力側にて申し分の
な（・包絡線信号を取出すことかできるので、周期信号
のピークを確実に検出かつ評価することができるといつ
利点を有する。

【図面の簡単な説明】

第１図は簡単な低域ＲＣ素子の回路図と低域通過ＲＣ素
子の入力側に加わる、ピーク値が変化する周期信号およ
びその低域通過ＲＣ素子の出力電圧の時間経過を示す波
形図であり、第２囚は公知のピーク値メモリの回路図で
あり、第６図は周期信号の電圧波形図および第２図のピ
ーク値メモリの蓄積コンデンサに生じる電圧の波形図お
よび第２図の回路の低域通過ＲＣ素子のコンデンサに生
じる電圧波形図であり、第４図は第２図のピーク値メモ
リの蓄積コンデンサにおける電圧並びに第２図の回路に
おける低域通過ＲＣ素子における出力電圧がピーク値の
動特性にもはや無条件に追従することができない場合を
入力周期信号とともに示すそれぞれの波形図であり、第
５図は従来のピーク値メモリ並びに本発明の、ピーク値
メモリに対する放電監視回路の回路略図であり、第６図
は第４図の周期信号の波形図並びにピーク値メモリの蓄
積コンデンサａｓｐにおける電圧の波形図並びに第５図
の回路を使用した場合の低域通過素子のコンデンサにお
ける出力電圧の波形図であり、第７図および第８図は第
５図の放電監視回路の回路素子それぞれにおけるパルス
波形図であり、第９図は第５図の放電監視回路を変形し
た回路の回路略図である。 Ｑ％に１、Ｄｌ・・・充電回路、ＯＰ、Ｒ１、Ｒ２、Ｒ
３、Ｒ２、Ｒ３、Ｇ・・・比較回路、Ｒ４、Ｔ・・・放
電回路、Ｃ８Ｐ　・−・蓄積コンデンサ、Ｍｌ、Ｂ、Ｆ
Ｆ１、ＦＦ２、Ｄ、Ｍ２、Ｃ，Ｅ・・・放電監視回路、
ＣＴＰ　％ＲＴＰ・・・低域通過ＲＣ素子 （す Ｆｉ３．１ こシ） コ　＝　コ ０　に　σ　−ロ　ロ　℃　ロ 出 一 ０　．０　Ｑでの％４−０１

Claims (1)

1. 【特許請求の範囲】 １、　充電回路（ＣＬＤ１＋Ｋｌ）を介して信号のピー
   ク値に１周期において充電されかつ該ピーク値を引続く
   周期において信号が比較回路（ＯＰ。 Ｒ１、Ｒ２＋　Ｒ３＋　Ｋ　２１　Ｋ３１　Ｇ　）によ
   って定められる、蓄積されたピーク値の所定のパーセン
   ト値に達するまで蓄積し、それから放電回路（Ｒ４，Ｔ
   ）を用いて信号の瞬時値に放電されるようにする蓄積コ
   ンデンサ（Ｃ３ｐ）から成る、振幅が変化する周期的な
   信号のピーク値を蓄積するメモリに対する放電監視回路
   において、 信号が瞬時的に蓄積されたピーク値の前身って決められ
   たパーセント値に達しない場合に、蓄積コンデンサ（Ｃ
   ３ｐ）が周期の終了時に放電され、その結果蓄積コンデ
   ンサ（Ｃ８Ｐンにおける電圧が再び信号のピーク値に追
   従することができるようにする回路手段を設けたことを
   特徴とする放電監視回路。 ２、放電回路（Ｒａ、Ｔ）は、パルス幅が制御または調
   整されるデジタルパルスによって制御される特許請求の
   範囲第１項記載の放電監視回路。 乙、蓄積コンデンサ（Ｃ８Ｐ）は、放電トランジスタ（
   Ｔ）がパルス幅調整されるニードルパルスによって制御
   されるとき、１周期内にお（・て蓄積すべき信号の瞬時
   の電圧値に放電されかつ蓄積コンデンサ（Ｃ８Ｐ）は、
   放電回路の放電トランジスタ（Ｔ）がパルス幅制御され
   るパルスによって制御されるとき、はぼアース電位に放
   電される特許請求の範囲第１項または第２項記載の放電
   監視回路。 ４、放電回路の放電トランジスタ（Ｔ）はＯＲデー　）
   　（Ｅ）を介して、信号が瞬時的に蓄積されたピーク値
   の前もって決められたパーセント値に達しない場合蓄積
   コンデンサにおける電圧が信号のピーク値に追従できる
   ようにする回路手段（Ｍ、、Ｂ、　ＦＦ２、Ｄ、　Ｍ２
   ．ＦＦ１、Ｃ〕の信号ＵＣがロウレベルにあるときにの
   み、パルス幅調整サレるニードルパルスによって制御さ
   れ、かつ放電トランジスタ（Ｔ）はＯＲデート（Ｅ）を
   介して、比較回路（ｏｐｌ、Ｒ１、Ｒ２、Ｒ，Ｒ２、Ｒ
   ３、Ｇ）の出力信号ＵＧがロウレベルにあるときにのみ
   、パルス幅制御される特許請求の範囲第１項から第６項
   までのいづれか１項記載の放電監視回路。 ５、比較回路（ＯＰｌ、　Ｒ１、Ｒ２、Ｒ２、Ｒ３、Ｇ
   ）の出力パルスを拡大するためにＡＮＤ　ｒ　−ト（Ｇ
   ）の出力側に、一定のパルス幅のパルスを発生する単安
   定マルチバイブレータ（Ｍ□）が接続されている特許請
   求の範囲第１項から第４項までのいづれか１項記載の放
   電監視回路。 ６、　単安定マルチパイブレーク（Ｍｌ）の出力信号（
   ＵＭｌ）およびクロック発生器によって発生される、信
   号周期を定める入力クロック信号ＣＵＴ）は別のＯＲデ
   ー）　ＣＢ）に供給される特許請求の範囲第１項から第
   ５項までのいづれか１項記載の放電監視回路。 Ｚ　別のＯＲデート（Ｂ）の出力信号（ＵＢ）は分周段
   （ＦＦ２）に供給され、該分周段の出力信号ＵＦＦ２は
   微分素子ＣＤ）に供給され、その結果微分素子の出力側
   に生じるニードルパルスは、後置接続された第２の単安
   定マルチバイブレータ（Ｍ２）の制御のために用いられ
   る特許請求の範囲第１項から第６項までのいづれか１項
   記載の放電監視回路。 ８、第２単安定マルチパイゾレータ（Ｍ２）の出力信号
   （ＵＭ２）は別のＡＮＤデート（Ｃ）の入力側を制御す
   る特許請求の範囲第７項記載の放電監視回路。 ９　人力クロック信号（ＵＴ）は双安定マルチパイブレ
   ーク（ＦＦ工）のセット入力側を制御し、該マルチパイ
   ブレークのリセット入力側はＡＮＤデー）　（Ｇ）の出
   力電圧（Ｕｏ）によって制御されかつ双安定マルチパイ
   プレータ（ＦＦＩ）の出力信号（ＵＦＦよ）は別のＡＮ
   Ｄゲート（Ｃ）の別の入力側に供給され、該ＡＮＤデー
   トの出力側はＯＲｒ　−）　（Ｅ）の一方の入力側に接
   続されて（・る特許請求の範囲第１項から第８項までの
   （・づれか１項記載の放電監視回路。 １０、ＡＮＤケゝ−ト（Ｇ）の出力側は、０Ｒ）ｆ−）
   （Ｅ）の別の入力側に接続されている特許請求の範囲第
   １項から第９項までの（・づれか１項記載の放電監視回
   路。 １１　演算増幅器（○Ｐ）の出力側における蓄積コンデ
   ンサ（Ｃ３ｐ）の電圧は低域通過ＲＣ素子（ＣＴＰ　％
   　ＲＴＰ）に供給される特許請求の範囲第１項から第１
   ０項までのいづれか１項記載の放電監視回路。