JP2002313094A - 信号保持回路 - Google Patents
信号保持回路Info
- Publication number
- JP2002313094A JP2002313094A JP2001115716A JP2001115716A JP2002313094A JP 2002313094 A JP2002313094 A JP 2002313094A JP 2001115716 A JP2001115716 A JP 2001115716A JP 2001115716 A JP2001115716 A JP 2001115716A JP 2002313094 A JP2002313094 A JP 2002313094A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- circuit
- analog voltage
- signal vout
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】ピーク値が大きく変動しても変動に追従して動
作可能なピークホールド回路を提供する。 【解決手段】本発明のピークホールド回路１は、電流制
御回路３１と補助スイッチ素子２５と補助定電流回路２
６とを有している。電流制御回路３１は、出力信号Ｖou
tがアナログ電圧ＤＩよりも大きくなった後に基準クロ
ックＲＣＫのクロック数をカウントし、クロック数が所
定個数以上になったら、補助スイッチ素子２５を導通さ
せて補助定電流回路２６を動作させ、単位時間あたりの
出力信号Ｖoutの降下量を大きくしている。従って、出
力信号Ｖoutがアナログ電圧ＤＩのピーク値よりも高い
状態になっても、出力信号Ｖoutの降下量が大きくなる
ことで、従来に比して短時間で出力信号Voutをアナログ
電圧ＤＩより低くし、出力信号Ｖoutを、アナログ電圧
ＤＩのピーク値に追従して変化させることができる。
作可能なピークホールド回路を提供する。 【解決手段】本発明のピークホールド回路１は、電流制
御回路３１と補助スイッチ素子２５と補助定電流回路２
６とを有している。電流制御回路３１は、出力信号Ｖou
tがアナログ電圧ＤＩよりも大きくなった後に基準クロ
ックＲＣＫのクロック数をカウントし、クロック数が所
定個数以上になったら、補助スイッチ素子２５を導通さ
せて補助定電流回路２６を動作させ、単位時間あたりの
出力信号Ｖoutの降下量を大きくしている。従って、出
力信号Ｖoutがアナログ電圧ＤＩのピーク値よりも高い
状態になっても、出力信号Ｖoutの降下量が大きくなる
ことで、従来に比して短時間で出力信号Voutをアナログ
電圧ＤＩより低くし、出力信号Ｖoutを、アナログ電圧
ＤＩのピーク値に追従して変化させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は信号保持回路の技術
分野に係わり、特に、所定信号のピーク値に追従して変
化する波形の信号を出力するピークホールド回路に関す
る。
分野に係わり、特に、所定信号のピーク値に追従して変
化する波形の信号を出力するピークホールド回路に関す
る。
【０００２】
【従来の技術】ＭＯＤ(Magnetic optical disk)のRead-
channel回路には、周期的に増減するアナログ信号のピ
ーク値を示す信号を出力するピークホールド回路が設け
られている。
channel回路には、周期的に増減するアナログ信号のピ
ーク値を示す信号を出力するピークホールド回路が設け
られている。
【０００３】従来のピークホールド回路１０１は、図４
に示すように、コンパレータ１１１と、電流出力回路１
１２と、コンデンサ１１３とを有している。コンパレー
タ１１１は、その反転入力端子−が入力端子１１４に接
続されており、入力端子１１４に入力されるアナログ電
圧ＤＩに応じて、後述する比較信号を出力する。
に示すように、コンパレータ１１１と、電流出力回路１
１２と、コンデンサ１１３とを有している。コンパレー
タ１１１は、その反転入力端子−が入力端子１１４に接
続されており、入力端子１１４に入力されるアナログ電
圧ＤＩに応じて、後述する比較信号を出力する。
【０００４】電流出力回路１１２は、スイッチトランジ
スタ１２１と、ダイオード１２２と、ソース側定電流回
路１２３と、シンク側定電流回路１２４とを有してい
る。
スタ１２１と、ダイオード１２２と、ソース側定電流回
路１２３と、シンク側定電流回路１２４とを有してい
る。
【０００５】コンパレータ１１１の出力端子はスイッチ
トランジスタ１２１のゲート端子に接続され、スイッチ
トランジスタ１２１はコンパレータ１１１から出力され
る比較信号に応じて導通又は遮断する。ソース側定電流
回路１２３は、スイッチトランジスタ１２１と、ダイオ
ード１２２とを介して、コンデンサ１１３の高電位側の
端子に接続されており、スイッチトランジスタ１２１が
導通すると、コンデンサ１１３にソース定電流Ｉ1を供
給する。
トランジスタ１２１のゲート端子に接続され、スイッチ
トランジスタ１２１はコンパレータ１１１から出力され
る比較信号に応じて導通又は遮断する。ソース側定電流
回路１２３は、スイッチトランジスタ１２１と、ダイオ
ード１２２とを介して、コンデンサ１１３の高電位側の
端子に接続されており、スイッチトランジスタ１２１が
導通すると、コンデンサ１１３にソース定電流Ｉ1を供
給する。
【０００６】シンク側定電流回路１２４は、コンデンサ
１１３の高電位側端子に直接接続されている。コンデン
サ１１３の低電位側端子は接地されており、シンク側定
電流回路１２４は、コンデンサ１１３からシンク定電流
Ｉ2を常時吸い込む。
１１３の高電位側端子に直接接続されている。コンデン
サ１１３の低電位側端子は接地されており、シンク側定
電流回路１２４は、コンデンサ１１３からシンク定電流
Ｉ2を常時吸い込む。
【０００７】その結果、スイッチトランジスタ１２１が
導通すると、コンデンサ１１３は、ソース定電流Ｉ1と
シンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)によって充
電され、コンデンサ１１３の両端の電圧が上昇する。他
方、スイッチトランジスタ１２１が遮断すると、ソース
側定電流回路１２３がコンデンサ１１３から切り離さ
れ、コンデンサ１１３からシンク定電流Ｉ2が吸い込ま
れてコンデンサ１１３が放電され、コンデンサ１１３の
両端の電圧が下降する。
導通すると、コンデンサ１１３は、ソース定電流Ｉ1と
シンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)によって充
電され、コンデンサ１１３の両端の電圧が上昇する。他
方、スイッチトランジスタ１２１が遮断すると、ソース
側定電流回路１２３がコンデンサ１１３から切り離さ
れ、コンデンサ１１３からシンク定電流Ｉ2が吸い込ま
れてコンデンサ１１３が放電され、コンデンサ１１３の
両端の電圧が下降する。
【０００８】コンデンサ１１３の高電位側端子は出力端
子１１５に接続され、コンデンサ１１３の両端に現れた
電圧は出力信号Ｖoutとして出力端子１１５から、図示
しない外部回路へと出力される。
子１１５に接続され、コンデンサ１１３の両端に現れた
電圧は出力信号Ｖoutとして出力端子１１５から、図示
しない外部回路へと出力される。
【０００９】出力端子１１５はコンパレータ１１１の非
反転入力端子＋に接続され、コンパレータ１１１には、
上述したアナログ電圧ＤＩと、出力信号Ｖoutとが入力
される。コンパレータ１１１は、出力信号Ｖoutとアナ
ログ電圧ＤＩとの大小を比較し、大小に応じた比較信号
を生成してスイッチトランジスタ１２１のゲート端子に
出力する。この比較信号は、出力信号Ｖoutがアナログ
電圧ＤＩよりも低いときにはローレベルの信号であっ
て、高いときにはハイレベルの信号である。
反転入力端子＋に接続され、コンパレータ１１１には、
上述したアナログ電圧ＤＩと、出力信号Ｖoutとが入力
される。コンパレータ１１１は、出力信号Ｖoutとアナ
ログ電圧ＤＩとの大小を比較し、大小に応じた比較信号
を生成してスイッチトランジスタ１２１のゲート端子に
出力する。この比較信号は、出力信号Ｖoutがアナログ
電圧ＤＩよりも低いときにはローレベルの信号であっ
て、高いときにはハイレベルの信号である。
【００１０】スイッチトランジスタ１２１はｐチャネル
ＭＯＳトランジスタで構成されており、比較信号がロー
レベルのときには導通し、逆に比較信号がハイレベルの
ときには遮断する。以上より、出力信号Ｖoutは、出力
信号Ｖoutがアナログ電圧ＤＩよりも大きいときには下
降し、小さいときには上昇するように変化する。出力信
号Ｖoutの単位時間あたりの上昇量は、ソース定電流Ｉ1
とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)で規定さ
れ、単位時間あたりの下降量は、シンク定電流Ｉ 2で規
定される。
ＭＯＳトランジスタで構成されており、比較信号がロー
レベルのときには導通し、逆に比較信号がハイレベルの
ときには遮断する。以上より、出力信号Ｖoutは、出力
信号Ｖoutがアナログ電圧ＤＩよりも大きいときには下
降し、小さいときには上昇するように変化する。出力信
号Ｖoutの単位時間あたりの上昇量は、ソース定電流Ｉ1
とシンク定電流Ｉ2の差分の定電流(Ｉ1−Ｉ2)で規定さ
れ、単位時間あたりの下降量は、シンク定電流Ｉ 2で規
定される。
【００１１】アナログ電圧ＤＩは、例えば音声信号など
であって、所定周波数の交流信号である。図５を参照
し、アナログ電圧ＤＩと出力信号Ｖoutの関係について
説明する。図５の曲線(Ｗ)、(Ｘ)に、横軸を時間とし、
縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖ
outの波形をそれぞれ示す。
であって、所定周波数の交流信号である。図５を参照
し、アナログ電圧ＤＩと出力信号Ｖoutの関係について
説明する。図５の曲線(Ｗ)、(Ｘ)に、横軸を時間とし、
縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖ
outの波形をそれぞれ示す。
【００１２】出力信号Ｖoutがアナログ電圧ＤＩよりも
低く、かつアナログ電圧ＤＩが上昇する場合には、出力
信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、
ピーク値に達した時刻(図中の符号ｔp)で、さらに出力
信号Ｖoutがアナログ電圧ＤＩよりも低いものとする
と、アナログ電圧ＤＩはピーク値に達した時刻ｔp以降
は下降し、他方、出力信号Ｖoutは上昇し、その後出力
信号Ｖoutとアナログ電圧ＤＩの大小関係が逆転する。
逆転する時刻を図５の符号ｔbに示す。
低く、かつアナログ電圧ＤＩが上昇する場合には、出力
信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、
ピーク値に達した時刻(図中の符号ｔp)で、さらに出力
信号Ｖoutがアナログ電圧ＤＩよりも低いものとする
と、アナログ電圧ＤＩはピーク値に達した時刻ｔp以降
は下降し、他方、出力信号Ｖoutは上昇し、その後出力
信号Ｖoutとアナログ電圧ＤＩの大小関係が逆転する。
逆転する時刻を図５の符号ｔbに示す。
【００１３】アナログ電圧ＤＩと出力信号Ｖoutの大小
関係が逆転した時刻ｔb以降は、出力信号Ｖoutがアナロ
グ電圧ＤＩよりも高くなり、コンデンサ１１３からシン
ク定電流Ｉ2が吸い込まれてコンデンサ１１３が放電さ
れ、出力信号Ｖoutは下降しはじめる。出力信号Ｖoutの
単位時間あたりの下降量は、上述したようにシンク定電
流Ｉ2の電流量で規定されるが、シンク定電流Ｉ2の電流
量は予め小さい値に設定されているので、出力信号Ｖou
tは、アナログ電圧ＤＩが低下するよりも緩やかに下降
する。
関係が逆転した時刻ｔb以降は、出力信号Ｖoutがアナロ
グ電圧ＤＩよりも高くなり、コンデンサ１１３からシン
ク定電流Ｉ2が吸い込まれてコンデンサ１１３が放電さ
れ、出力信号Ｖoutは下降しはじめる。出力信号Ｖoutの
単位時間あたりの下降量は、上述したようにシンク定電
流Ｉ2の電流量で規定されるが、シンク定電流Ｉ2の電流
量は予め小さい値に設定されているので、出力信号Ｖou
tは、アナログ電圧ＤＩが低下するよりも緩やかに下降
する。
【００１４】出力信号Ｖoutが下降している間、交流の
アナログ電圧ＤＩは下降した後上昇に転じ、ピーク値ま
で上昇するが、アナログ電圧ＤＩのピーク値の大小によ
り、アナログ電圧ＤＩがピーク値まで上昇する前に、出
力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電
圧値の軌跡とが交差する場合と、交差しない場合との二
つの場合がある。
アナログ電圧ＤＩは下降した後上昇に転じ、ピーク値ま
で上昇するが、アナログ電圧ＤＩのピーク値の大小によ
り、アナログ電圧ＤＩがピーク値まで上昇する前に、出
力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電
圧値の軌跡とが交差する場合と、交差しない場合との二
つの場合がある。
【００１５】アナログ電圧ＤＩのピーク値が大きく、出
力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電
圧値の軌跡とが交差する場合には、交差した時刻以降に
再び出力信号Ｖoutの大小関係が逆転し、出力信号Ｖout
がアナログ電圧ＤＩより低くなるので、出力信号Ｖout
はアナログ電圧ＤＩより高くなるまで上昇し、アナログ
電圧ＤＩのピーク値とほぼ同じ電圧になることができ
る。
力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電
圧値の軌跡とが交差する場合には、交差した時刻以降に
再び出力信号Ｖoutの大小関係が逆転し、出力信号Ｖout
がアナログ電圧ＤＩより低くなるので、出力信号Ｖout
はアナログ電圧ＤＩより高くなるまで上昇し、アナログ
電圧ＤＩのピーク値とほぼ同じ電圧になることができ
る。
【００１６】しかしながら、アナログ電圧ＤＩのピーク
値が小さく、出力信号Ｖoutの電圧値の軌跡と、アナロ
グ電圧ＤＩの電圧値の軌跡とが交差しない場合には、例
えば図６の曲線(Ｚ)に示すように、出力信号Ｖoutはア
ナログ電圧ＤＩより高いままであって、アナログ電圧Ｄ
Ｉのピーク値とほぼ同じ電圧にはならない。出力電圧Ｖ
outがアナログ電圧ＤＩより高い期間(図中の符号Ｔj)が
長く続くと、その間出力信号Ｖoutはアナログ電圧ＤＩ
のピーク値とほぼ同じ電圧にはなれないので、図６の曲
線(Ｚ)に示すように、出力信号Ｖoutの波形がピーク値
の正しいエンベロープを描けなくなるという問題が生じ
ていた。
値が小さく、出力信号Ｖoutの電圧値の軌跡と、アナロ
グ電圧ＤＩの電圧値の軌跡とが交差しない場合には、例
えば図６の曲線(Ｚ)に示すように、出力信号Ｖoutはア
ナログ電圧ＤＩより高いままであって、アナログ電圧Ｄ
Ｉのピーク値とほぼ同じ電圧にはならない。出力電圧Ｖ
outがアナログ電圧ＤＩより高い期間(図中の符号Ｔj)が
長く続くと、その間出力信号Ｖoutはアナログ電圧ＤＩ
のピーク値とほぼ同じ電圧にはなれないので、図６の曲
線(Ｚ)に示すように、出力信号Ｖoutの波形がピーク値
の正しいエンベロープを描けなくなるという問題が生じ
ていた。
【００１７】上述したように、単位時間あたりの出力信
号Ｖoutの下降量はシンク側定電流回路１２４が生成す
るシンク定電流Ｉ2の電流量で規定されるので、シンク
定電流Ｉ2の電流量を大きくすれば、単位時間あたりの
出力信号Ｖoutの下降量が大きくなり、アナログ電圧Ｄ
Ｉが大きく下降しても、比較的短時間で出力信号Ｖout
がアナログ電圧ＤＩより低くなり、ピーク値と一致でき
るようになる。しかしながら、シンク定電流Ｉ2は常時
流れており、常時流れるシンク定電流Ｉ2の電流量が大
きくなるため消費電力が大きくなってしまう。また、単
位時間あたりの出力信号Ｖoutの上昇量や下降量が大き
くなるため、出力信号Ｖoutの波形の平坦性が損なわれ
てしまう。
号Ｖoutの下降量はシンク側定電流回路１２４が生成す
るシンク定電流Ｉ2の電流量で規定されるので、シンク
定電流Ｉ2の電流量を大きくすれば、単位時間あたりの
出力信号Ｖoutの下降量が大きくなり、アナログ電圧Ｄ
Ｉが大きく下降しても、比較的短時間で出力信号Ｖout
がアナログ電圧ＤＩより低くなり、ピーク値と一致でき
るようになる。しかしながら、シンク定電流Ｉ2は常時
流れており、常時流れるシンク定電流Ｉ2の電流量が大
きくなるため消費電力が大きくなってしまう。また、単
位時間あたりの出力信号Ｖoutの上昇量や下降量が大き
くなるため、出力信号Ｖoutの波形の平坦性が損なわれ
てしまう。
【００１８】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、例えばピークホールド回路のように、アナログ
電圧の変動に追従して正確にピーク値を取得して出力す
る技術を提供することにある。
の不都合を解決するために創作されたものであり、その
目的は、例えばピークホールド回路のように、アナログ
電圧の変動に追従して正確にピーク値を取得して出力す
る技術を提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の信号保持回路は、入力信号と出力信号とを
比較して比較信号を出力する比較回路と、上記出力信号
を生成するためのコンデンサと、上記コンデンサに第１
の電流を供給するための第１の定電流回路と、上記コン
デンサに上記第１の電流と逆極性の第２の電流を供給す
るための第２の定電流回路と、上記コンデンサに上記第
１の電流と逆極性の第３の電流を供給するための第３の
定電流回路と、上記コンデンサと上記第１の定電流回路
との間に電気的に接続され、上記比較信号に応じて導通
する第１のスイッチ素子と、上記第１のスイッチ素子と
上記コンデンサとの間に電気的に接続されている整流素
子と、上記コンデンサと上記第３の定電流回路との間に
接続されている第２のスイッチ素子と、上記比較信号を
入力し、当該比較信号が所定の期間変化しない場合に上
記第２のスイッチ素子を導通させる制御信号を出力する
制御回路とを有する。また、本発明の信号保持回路にお
いては、上記入力信号が周期的に変化するアナログ信号
であり、上記所定の期間が上記アナログ信号の１周期よ
りも大きいことが好ましい。更には、上記所定の期間が
上記アナログ信号の２周期よりも小さいことが好まし
い。また、本発明の信号保持回路においては、上記制御
回路が、上記比較信号の論理変化によりリセットされ、
クロック信号をカウントすることで上記所定の期間を計
測するカウウンタを有することが好ましい。更には、本
発明の信号保持回路においては、上記出力信号が上記入
力信号のピークホールド信号であることが好ましい。
に、本発明の信号保持回路は、入力信号と出力信号とを
比較して比較信号を出力する比較回路と、上記出力信号
を生成するためのコンデンサと、上記コンデンサに第１
の電流を供給するための第１の定電流回路と、上記コン
デンサに上記第１の電流と逆極性の第２の電流を供給す
るための第２の定電流回路と、上記コンデンサに上記第
１の電流と逆極性の第３の電流を供給するための第３の
定電流回路と、上記コンデンサと上記第１の定電流回路
との間に電気的に接続され、上記比較信号に応じて導通
する第１のスイッチ素子と、上記第１のスイッチ素子と
上記コンデンサとの間に電気的に接続されている整流素
子と、上記コンデンサと上記第３の定電流回路との間に
接続されている第２のスイッチ素子と、上記比較信号を
入力し、当該比較信号が所定の期間変化しない場合に上
記第２のスイッチ素子を導通させる制御信号を出力する
制御回路とを有する。また、本発明の信号保持回路にお
いては、上記入力信号が周期的に変化するアナログ信号
であり、上記所定の期間が上記アナログ信号の１周期よ
りも大きいことが好ましい。更には、上記所定の期間が
上記アナログ信号の２周期よりも小さいことが好まし
い。また、本発明の信号保持回路においては、上記制御
回路が、上記比較信号の論理変化によりリセットされ、
クロック信号をカウントすることで上記所定の期間を計
測するカウウンタを有することが好ましい。更には、本
発明の信号保持回路においては、上記出力信号が上記入
力信号のピークホールド信号であることが好ましい。
【００２０】本発明の信号保持回路は、比較信号の極性
が所定時間変わらないときに、コンデンサを放電又は充
電する電流の電流量を変化させる制御回路を備えてい
る。
が所定時間変わらないときに、コンデンサを放電又は充
電する電流の電流量を変化させる制御回路を備えてい
る。
【００２１】比較信号の極性は、入力信号と出力信号と
の大小関係に対応しており、比較信号の極性が所定時間
以上変わらない場合には、出力信号は、入力信号より大
きい状態又は入力信号より小さい状態のいずれかを維持
しており、出力信号と入力信号との大小関係は変わらな
いことになる。
の大小関係に対応しており、比較信号の極性が所定時間
以上変わらない場合には、出力信号は、入力信号より大
きい状態又は入力信号より小さい状態のいずれかを維持
しており、出力信号と入力信号との大小関係は変わらな
いことになる。
【００２２】このように、比較信号の極性が、予め定め
られた所定時間以上変わらないときに、制御回路により
コンデンサを放電又は充電する電流の電流量を変化さ
せ、単位時間あたりの出力信号の変化量を変化させる。
られた所定時間以上変わらないときに、制御回路により
コンデンサを放電又は充電する電流の電流量を変化さ
せ、単位時間あたりの出力信号の変化量を変化させる。
【００２３】特に、出力信号を入力信号の変化に追従す
るように変化させる場合に、例えば入力信号の急峻な変
化に出力信号の変化が対応できなくなると、比較信号の
極性は長時間変わらず、大小関係も変わらない。
るように変化させる場合に、例えば入力信号の急峻な変
化に出力信号の変化が対応できなくなると、比較信号の
極性は長時間変わらず、大小関係も変わらない。
【００２４】そこで、比較信号の極性が所定時間変わら
ない場合には、制御回路によりコンデンサを放電又は充
電する電流の電流量を変化させることにより、出力信号
の単位時間あたりの変化量を大きくすると、大小関係を
逆転させ、出力信号を入力信号の変化に追従して変化さ
せることができる。
ない場合には、制御回路によりコンデンサを放電又は充
電する電流の電流量を変化させることにより、出力信号
の単位時間あたりの変化量を大きくすると、大小関係を
逆転させ、出力信号を入力信号の変化に追従して変化さ
せることができる。
【００２５】制御回路によって第２のスイッチ素子を導
通させると、第３の定電流回路（補助定電流回路）と並
列接続された第２の定電流回路に流れる定電流に加え
て、補助定電流回路に流れる補助定電流（第３の電流）
がコンデンサに流れるので、コンデンサを放電又は充電
する電流の電流量が変化する。
通させると、第３の定電流回路（補助定電流回路）と並
列接続された第２の定電流回路に流れる定電流に加え
て、補助定電流回路に流れる補助定電流（第３の電流）
がコンデンサに流れるので、コンデンサを放電又は充電
する電流の電流量が変化する。
【００２６】なお、制御回路には、クロック信号（基準
クロック）が入力されるように構成され、制御回路は、
基準クロックの個数を計数して、所定時間を測定するよ
うに構成してもよく、その際に、比較信号の極性が変化
したら、計数されたクロック数をリセットするように構
成してもよい。このように構成することにより、比較信
号の極性が変化したら、それまで計測されていた時間は
リセットされるので、常に所定時間の計測を、比較信号
の極性が変化してから開始することができる。
クロック）が入力されるように構成され、制御回路は、
基準クロックの個数を計数して、所定時間を測定するよ
うに構成してもよく、その際に、比較信号の極性が変化
したら、計数されたクロック数をリセットするように構
成してもよい。このように構成することにより、比較信
号の極性が変化したら、それまで計測されていた時間は
リセットされるので、常に所定時間の計測を、比較信号
の極性が変化してから開始することができる。
【００２７】
【発明の実施の形態】以下で図面を参照し、本発明の実
施形態について説明する。図１の符号１に、ＭＯＤのRe
ad-channel回路に用いられる本発明の一実施形態のピー
クホールド回路を示す。このピークホールド回路１は、
図１に示すように、コンパレータ１１と、電流出力回路
１２と、コンデンサ１３と、電流制御回路３１とを有し
ている。
施形態について説明する。図１の符号１に、ＭＯＤのRe
ad-channel回路に用いられる本発明の一実施形態のピー
クホールド回路を示す。このピークホールド回路１は、
図１に示すように、コンパレータ１１と、電流出力回路
１２と、コンデンサ１３と、電流制御回路３１とを有し
ている。
【００２８】コンパレータ１１は、その反転入力端子−
が入力端子１４に接続されており、入力端子１４に入力
されるアナログ電圧ＤＩに応じて、後述する比較信号を
出力する。
が入力端子１４に接続されており、入力端子１４に入力
されるアナログ電圧ＤＩに応じて、後述する比較信号を
出力する。
【００２９】電流出力回路１２は、主スイッチ素子の一
例であるスイッチトランジスタ２１と、ダイオード２２
と、ソース側定電流回路２３と、シンク側定電流回路２
４と、補助スイッチ素子２５と、補助定電流回路２６と
を有している。
例であるスイッチトランジスタ２１と、ダイオード２２
と、ソース側定電流回路２３と、シンク側定電流回路２
４と、補助スイッチ素子２５と、補助定電流回路２６と
を有している。
【００３０】コンパレータ１１の出力端子はスイッチト
ランジスタ２１のゲート端子に接続され、スイッチトラ
ンジスタ２１はコンパレータ１１から出力される比較信
号に応じて導通又は遮断する。ソース側定電流回路２３
は、スイッチトランジスタ２１と、ダイオード２２とを
介して、コンデンサ１３の高電位側の端子に接続されて
いる。コンデンサ１３の低電位側端子は接地されてお
り、スイッチトランジスタ２１が導通すると、コンデン
サ１３にソース側定電流回路２３からソース定電流Ｉ1
が供給構成される。シンク側定電流回路２４は、コンデ
ンサ１３の高電位側端子に直接接続されており、コンデ
ンサ１３から常時シンク定電流Ｉ2を吸い込む。
ランジスタ２１のゲート端子に接続され、スイッチトラ
ンジスタ２１はコンパレータ１１から出力される比較信
号に応じて導通又は遮断する。ソース側定電流回路２３
は、スイッチトランジスタ２１と、ダイオード２２とを
介して、コンデンサ１３の高電位側の端子に接続されて
いる。コンデンサ１３の低電位側端子は接地されてお
り、スイッチトランジスタ２１が導通すると、コンデン
サ１３にソース側定電流回路２３からソース定電流Ｉ1
が供給構成される。シンク側定電流回路２４は、コンデ
ンサ１３の高電位側端子に直接接続されており、コンデ
ンサ１３から常時シンク定電流Ｉ2を吸い込む。
【００３１】スイッチトランジスタ２１が導通すると、
コンデンサ１３には、ソース定電流Ｉ1とシンク定電流
Ｉ2の差分の定電流(Ｉ1−Ｉ2)が供給され、この定電流
(Ｉ1−Ｉ2)でコンデンサ１３が充電されてコンデンサ１
３の両端の電圧が上昇する。他方、スイッチトランジス
タ２１が遮断すると、ソース定電流回路２３がコンデン
サ１３から切り離され、シンク側定電流回路２４によっ
てコンデンサ１３からシンク定電流Ｉ2が吸い込まれて
コンデンサ１３が放電され、コンデンサ１３の両端の電
圧が下降する。
コンデンサ１３には、ソース定電流Ｉ1とシンク定電流
Ｉ2の差分の定電流(Ｉ1−Ｉ2)が供給され、この定電流
(Ｉ1−Ｉ2)でコンデンサ１３が充電されてコンデンサ１
３の両端の電圧が上昇する。他方、スイッチトランジス
タ２１が遮断すると、ソース定電流回路２３がコンデン
サ１３から切り離され、シンク側定電流回路２４によっ
てコンデンサ１３からシンク定電流Ｉ2が吸い込まれて
コンデンサ１３が放電され、コンデンサ１３の両端の電
圧が下降する。
【００３２】コンデンサ１３の高電位側端子は出力端子
１５に接続されており、コンデンサ１３の両端に現れた
電圧は出力信号Ｖoutとして出力端子１５から外部の回
路(図示せず)に出力される。
１５に接続されており、コンデンサ１３の両端に現れた
電圧は出力信号Ｖoutとして出力端子１５から外部の回
路(図示せず)に出力される。
【００３３】出力端子１５はコンパレータ１１の非反転
入力端子＋に接続されており、コンパレータ１１には、
上述したアナログ電圧ＤＩと出力信号Ｖoutとが入力さ
れている。コンパレータ１１は、アナログ電圧ＤＩと出
力信号Ｖoutの大小を比較し、比較結果を示す比較信号
を生成してスイッチトランジスタ２１のゲート端子に出
力する。この比較信号は、出力信号Ｖoutがアナログ電
圧ＤＩよりも低いときにはローレベルの信号であって、
高いときにはハイレベルの信号である。
入力端子＋に接続されており、コンパレータ１１には、
上述したアナログ電圧ＤＩと出力信号Ｖoutとが入力さ
れている。コンパレータ１１は、アナログ電圧ＤＩと出
力信号Ｖoutの大小を比較し、比較結果を示す比較信号
を生成してスイッチトランジスタ２１のゲート端子に出
力する。この比較信号は、出力信号Ｖoutがアナログ電
圧ＤＩよりも低いときにはローレベルの信号であって、
高いときにはハイレベルの信号である。
【００３４】スイッチトランジスタ２１はｐチャネルＭ
ＯＳトランジスタで構成されており、比較信号がローレ
ベルのときに導通し、コンデンサ１３が定電流(Ｉ1−Ｉ
2)で充電され、ハイレベルのときには遮断し、コンデン
サ１３がシンク定電流Ｉ2で放電される。比較信号は上
述したように、出力信号がアナログ電圧ＤＩよりも低い
ときにはローレベルであって、高いときにはハイレベル
であるので、出力信号Ｖoutは、その電圧値がアナログ
電圧ＤＩよりも大きいときには下降し、小さいときには
上昇するように変化する。出力信号Ｖoutの単位時間あ
たりの上昇量は、ソース定電流Ｉ1とシンク定電流Ｉ2の
差分の定電流(Ｉ1−Ｉ2)で規定され、単位時間あたりの
下降量は、シンク定電流Ｉ2で規定される。
ＯＳトランジスタで構成されており、比較信号がローレ
ベルのときに導通し、コンデンサ１３が定電流(Ｉ1−Ｉ
2)で充電され、ハイレベルのときには遮断し、コンデン
サ１３がシンク定電流Ｉ2で放電される。比較信号は上
述したように、出力信号がアナログ電圧ＤＩよりも低い
ときにはローレベルであって、高いときにはハイレベル
であるので、出力信号Ｖoutは、その電圧値がアナログ
電圧ＤＩよりも大きいときには下降し、小さいときには
上昇するように変化する。出力信号Ｖoutの単位時間あ
たりの上昇量は、ソース定電流Ｉ1とシンク定電流Ｉ2の
差分の定電流(Ｉ1−Ｉ2)で規定され、単位時間あたりの
下降量は、シンク定電流Ｉ2で規定される。
【００３５】アナログ電圧ＤＩは、例えば音声信号など
であって、所定周波数の交流信号である。図２を参照
し、アナログ電圧ＤＩと出力信号Ｖoutの関係について
説明する。図２の曲線(Ｃ)、(Ｄ)に、横軸を時間とし、
縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖ
outの波形をそれぞれ示す。
であって、所定周波数の交流信号である。図２を参照
し、アナログ電圧ＤＩと出力信号Ｖoutの関係について
説明する。図２の曲線(Ｃ)、(Ｄ)に、横軸を時間とし、
縦軸を電圧とした場合のアナログ電圧ＤＩと出力信号Ｖ
outの波形をそれぞれ示す。
【００３６】出力信号Ｖoutがアナログ電圧ＤＩよりも
低く、かつアナログ電圧ＤＩが上昇するときには、出力
信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、
ピーク値に達した時刻ｔpで、さらに出力信号Ｖoutがア
ナログ電圧ＤＩよりも低いものとすると、アナログ電圧
ＤＩはピーク値に達した時刻ｔp以降は下降し、他方、
出力信号Ｖoutは上昇し、その後出力信号Ｖoutとアナロ
グ電圧ＤＩの大小関係が逆転する。大小関係が逆転する
時刻を図２の符号ｔ1に示す。
低く、かつアナログ電圧ＤＩが上昇するときには、出力
信号Ｖoutは上昇する。アナログ電圧ＤＩが上昇して、
ピーク値に達した時刻ｔpで、さらに出力信号Ｖoutがア
ナログ電圧ＤＩよりも低いものとすると、アナログ電圧
ＤＩはピーク値に達した時刻ｔp以降は下降し、他方、
出力信号Ｖoutは上昇し、その後出力信号Ｖoutとアナロ
グ電圧ＤＩの大小関係が逆転する。大小関係が逆転する
時刻を図２の符号ｔ1に示す。
【００３７】アナログ電圧ＤＩと出力信号Ｖoutの大小
関係が逆転した時刻ｔ1以降は、出力信号Ｖoutがアナロ
グ電圧ＤＩよりも高くなり、コンデンサ１３からシンク
定電流Ｉ2が吸い込まれてコンデンサ１３が放電され、
出力信号Ｖoutは下降し始める。出力信号Ｖoutの単位時
間あたりの下降量は、上述したようにシンク定電流Ｉ2
の電流量で規定されるが、シンク定電流Ｉ2の電流量は
予め小さい値に設定されているので、出力信号Ｖout
は、アナログ電圧ＤＩが低下するよりも緩やかに下降す
る。
関係が逆転した時刻ｔ1以降は、出力信号Ｖoutがアナロ
グ電圧ＤＩよりも高くなり、コンデンサ１３からシンク
定電流Ｉ2が吸い込まれてコンデンサ１３が放電され、
出力信号Ｖoutは下降し始める。出力信号Ｖoutの単位時
間あたりの下降量は、上述したようにシンク定電流Ｉ2
の電流量で規定されるが、シンク定電流Ｉ2の電流量は
予め小さい値に設定されているので、出力信号Ｖout
は、アナログ電圧ＤＩが低下するよりも緩やかに下降す
る。
【００３８】出力信号Ｖoutが下降している間、交流の
アナログ電圧ＤＩは下降した後上昇に転じ、ピーク値ま
で上昇するが、アナログ電圧ＤＩのピーク値の大小によ
り、アナログ電圧ＤＩがピーク値まで上昇する前に、出
力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電
圧値の軌跡とが交差する場合と、交差しない場合との二
つの場合がある。
アナログ電圧ＤＩは下降した後上昇に転じ、ピーク値ま
で上昇するが、アナログ電圧ＤＩのピーク値の大小によ
り、アナログ電圧ＤＩがピーク値まで上昇する前に、出
力信号Ｖoutの電圧値の軌跡と、アナログ電圧ＤＩの電
圧値の軌跡とが交差する場合と、交差しない場合との二
つの場合がある。
【００３９】出力信号Ｖoutの電圧値の軌跡と、アナロ
グ電圧ＤＩの電圧値の軌跡とが交差する場合には、交差
した時刻以降に再び出力信号Ｖoutの大小関係が逆転
し、出力信号Ｖoutがアナログ電圧ＤＩより低くなるの
で、出力信号Ｖoutはアナログ電圧ＤＩより高くなるま
で上昇し、アナログ電圧ＤＩのピーク値とほぼ同じ電圧
になることができる。
グ電圧ＤＩの電圧値の軌跡とが交差する場合には、交差
した時刻以降に再び出力信号Ｖoutの大小関係が逆転
し、出力信号Ｖoutがアナログ電圧ＤＩより低くなるの
で、出力信号Ｖoutはアナログ電圧ＤＩより高くなるま
で上昇し、アナログ電圧ＤＩのピーク値とほぼ同じ電圧
になることができる。
【００４０】しかしながら、出力信号Ｖoutの電圧値の
軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差しな
い場合には、出力信号Ｖoutはアナログ電圧ＤＩより高
いままであって、アナログ電圧ＤＩのピーク値とほぼ同
じ電圧にはならない。
軌跡と、アナログ電圧ＤＩの電圧値の軌跡とが交差しな
い場合には、出力信号Ｖoutはアナログ電圧ＤＩより高
いままであって、アナログ電圧ＤＩのピーク値とほぼ同
じ電圧にはならない。
【００４１】そこで、本実施形態のピークホルダー回路
１は、基準クロックＲＣＫをカウントし、カウントされ
たクロック数が後述する所定の個数を超えたら、出力信
号Ｖoutの単位時間あたりの下降量を大きくするように
なっている。ここで基準クロックＲＣＫとは、アナログ
電圧ＤＩが出力される期間の基準となるクロックであっ
て、アナログ電圧ＤＩの最大周期は、基準クロックＲＣ
Ｋの２個分の期間以上１１個分の期間以下の範囲内に納
まるように設定されている。
１は、基準クロックＲＣＫをカウントし、カウントされ
たクロック数が後述する所定の個数を超えたら、出力信
号Ｖoutの単位時間あたりの下降量を大きくするように
なっている。ここで基準クロックＲＣＫとは、アナログ
電圧ＤＩが出力される期間の基準となるクロックであっ
て、アナログ電圧ＤＩの最大周期は、基準クロックＲＣ
Ｋの２個分の期間以上１１個分の期間以下の範囲内に納
まるように設定されている。
【００４２】本実施形態では、出力信号Ｖoutとアナロ
グ電圧ＤＩとの大小関係が逆転して、出力信号Ｖoutが
アナログ電圧ＤＩより高くなり始める時刻(図２の時刻
ｔ1)から基準クロックＲＣＫのカウントが開始されてカ
ウントされたクロック数が増加し始め、その後、出力信
号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して出
力信号Ｖoutがアナログ電圧ＤＩより低くなると、カウ
ントされたクロック数が０にリセットされ、その後再び
大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩ
より高くなり始める時刻で、改めてカウントが開始され
るように構成されている。
グ電圧ＤＩとの大小関係が逆転して、出力信号Ｖoutが
アナログ電圧ＤＩより高くなり始める時刻(図２の時刻
ｔ1)から基準クロックＲＣＫのカウントが開始されてカ
ウントされたクロック数が増加し始め、その後、出力信
号Ｖoutとアナログ電圧ＤＩとの大小関係が逆転して出
力信号Ｖoutがアナログ電圧ＤＩより低くなると、カウ
ントされたクロック数が０にリセットされ、その後再び
大小関係が逆転し、出力信号Ｖoutがアナログ電圧ＤＩ
より高くなり始める時刻で、改めてカウントが開始され
るように構成されている。
【００４３】本実施形態では、基準クロックＲＣＫのカ
ウントされたクロック数が１１個より大きくなった場合
には、単位時間あたりの出力信号Ｖoutの降下量を大き
くしている。降下量を大きくし始めた時刻を図２の符号
ｔ2に示す。
ウントされたクロック数が１１個より大きくなった場合
には、単位時間あたりの出力信号Ｖoutの降下量を大き
くしている。降下量を大きくし始めた時刻を図２の符号
ｔ2に示す。
【００４４】上述したように、基準クロックＲＣＫ１１
個分の期間はアナログ電圧Ｖoutの最大周期と同じであ
って、アナログ電圧Ｖoutの一周期ごとに出力信号Ｖout
がアナログ電圧ＤＩより高くなっていれば、基準クロッ
クＲＣＫのカウントされたクロック数が１１個を超える
ことはない。このため、カウントされたクロック数が１
１個より大きくなってしまうときは、出力信号Ｖout
は、カウントを開始した後に最初に現れるアナログ電圧
ＤＩのピーク値よりも高い状態のままであり、そのピー
ク値には追従していない。これは出力信号Ｖoutの降下
量が小さすぎることに起因するので、本実施形態では上
述したように、カウントされたクロック数が１１個を超
えた場合には、出力信号Ｖoutの降下量を大きくしてい
る。
個分の期間はアナログ電圧Ｖoutの最大周期と同じであ
って、アナログ電圧Ｖoutの一周期ごとに出力信号Ｖout
がアナログ電圧ＤＩより高くなっていれば、基準クロッ
クＲＣＫのカウントされたクロック数が１１個を超える
ことはない。このため、カウントされたクロック数が１
１個より大きくなってしまうときは、出力信号Ｖout
は、カウントを開始した後に最初に現れるアナログ電圧
ＤＩのピーク値よりも高い状態のままであり、そのピー
ク値には追従していない。これは出力信号Ｖoutの降下
量が小さすぎることに起因するので、本実施形態では上
述したように、カウントされたクロック数が１１個を超
えた場合には、出力信号Ｖoutの降下量を大きくしてい
る。
【００４５】その結果、出力信号Ｖoutの降下量が大き
くなった後に、アナログ電圧ＤＩのピーク値が現れる前
には、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係
が逆転して、出力信号Ｖoutがアナログ電圧ＤＩよりも
低くなる。その時刻を図２の符号ｔ3に示す。時刻ｔ3以
降で出力信号Ｖoutがアナログ電圧ＤＩよりも低くなる
と、出力信号Ｖoutはアナログ電圧ＤＩのピーク値とほ
ぼ同じ電圧まで上昇する。
くなった後に、アナログ電圧ＤＩのピーク値が現れる前
には、出力信号Ｖoutとアナログ電圧ＤＩとの大小関係
が逆転して、出力信号Ｖoutがアナログ電圧ＤＩよりも
低くなる。その時刻を図２の符号ｔ3に示す。時刻ｔ3以
降で出力信号Ｖoutがアナログ電圧ＤＩよりも低くなる
と、出力信号Ｖoutはアナログ電圧ＤＩのピーク値とほ
ぼ同じ電圧まで上昇する。
【００４６】比較のため、図２の曲線(Ｅ)に、従来のピ
ークホールド回路１０１を用いた場合の出力信号Ｖout
の波形を示す。本実施形態のピークホールド回路１で出
力信号Ｖoutがアナログ電圧ＤＩを下回る時刻ｔ3では、
まだ従来回路の出力信号Ｖoutは曲線(Ｅ)に示すように
アナログ電圧ＤＩより高く、時刻ｔ3から相当長時間が
経過した後の時刻ｔ5で、ようやくアナログ電圧ＤＩよ
り低くなり、その後出力信号Ｖoutがアナログ電圧ＤＩ
のピーク値に追従するように変化している。
ークホールド回路１０１を用いた場合の出力信号Ｖout
の波形を示す。本実施形態のピークホールド回路１で出
力信号Ｖoutがアナログ電圧ＤＩを下回る時刻ｔ3では、
まだ従来回路の出力信号Ｖoutは曲線(Ｅ)に示すように
アナログ電圧ＤＩより高く、時刻ｔ3から相当長時間が
経過した後の時刻ｔ5で、ようやくアナログ電圧ＤＩよ
り低くなり、その後出力信号Ｖoutがアナログ電圧ＤＩ
のピーク値に追従するように変化している。
【００４７】以上説明したように、本実施形態のピーク
ホールド回路１では、基準クロックＲＣＫのクロック数
をカウントして、その個数が所定個数(ここでは１１個)
を超えて大きくなったら、出力信号Ｖoutの単位時間あ
たりの下降量を大きくしているので、アナログ電圧ＤＩ
のピーク値が大きく下降しても、出力信号Ｖoutは従来
に比して短時間でアナログ電圧ＤＩよりも低くなり、低
くなった後はピーク値の変化に追従して変化するので、
出力信号Ｖoutがピーク値の変化に追従できなくなる期
間が従来に比して短くなる。
ホールド回路１では、基準クロックＲＣＫのクロック数
をカウントして、その個数が所定個数(ここでは１１個)
を超えて大きくなったら、出力信号Ｖoutの単位時間あ
たりの下降量を大きくしているので、アナログ電圧ＤＩ
のピーク値が大きく下降しても、出力信号Ｖoutは従来
に比して短時間でアナログ電圧ＤＩよりも低くなり、低
くなった後はピーク値の変化に追従して変化するので、
出力信号Ｖoutがピーク値の変化に追従できなくなる期
間が従来に比して短くなる。
【００４８】本実施形態のピークホールド回路１では、
こうして基準クロックＲＣＫをカウントし、カウントさ
れたクロック数が１１個より大きくなったら出力信号Ｖ
outの下降量を大きくするために、電流制御回路３１
と、補助スイッチ素子２５と、補助定電流回路２６とを
設けている。
こうして基準クロックＲＣＫをカウントし、カウントさ
れたクロック数が１１個より大きくなったら出力信号Ｖ
outの下降量を大きくするために、電流制御回路３１
と、補助スイッチ素子２５と、補助定電流回路２６とを
設けている。
【００４９】電流制御回路３１は、カウンタ３２と、シ
フトレジスタ３３と、Ｄフリップフロップ回路３４とイ
ンバータ４０を有している。カウンタ３２は、基準クロ
ックＲＣＫを所定の分周比に分周してシフトレジスタ３
３に出力する。
フトレジスタ３３と、Ｄフリップフロップ回路３４とイ
ンバータ４０を有している。カウンタ３２は、基準クロ
ックＲＣＫを所定の分周比に分周してシフトレジスタ３
３に出力する。
【００５０】シフトレジスタ３３は、分周された基準ク
ロックＲＣＫを基準クロックＲＣＫの所定個数(ここで
は１１個)分の期間だけ遅延してＤフリップフロップ回
路３４に出力する。
ロックＲＣＫを基準クロックＲＣＫの所定個数(ここで
は１１個)分の期間だけ遅延してＤフリップフロップ回
路３４に出力する。
【００５１】Ｄフリップフロップ回路３４は、その入力
端子Ｄにシフトレジスタ３３の出力信号が入力され、ク
ロック入力端子ＣＫにカウンタ３２で分周された基準ク
ロックＲＣＫが入力されており、入力端子Ｄとクロック
入力端子ＣＫにともにハイレベルの信号が入力される
と、出力端子Ｑの出力信号がハイレベルになり、それ以
外の場合はローレベルになる。Ｄフリップフロップ回路
３４の出力端子Ｑは、電流出力回路１２内の補助スイッ
チ素子２５の制御端子に接続されている。
端子Ｄにシフトレジスタ３３の出力信号が入力され、ク
ロック入力端子ＣＫにカウンタ３２で分周された基準ク
ロックＲＣＫが入力されており、入力端子Ｄとクロック
入力端子ＣＫにともにハイレベルの信号が入力される
と、出力端子Ｑの出力信号がハイレベルになり、それ以
外の場合はローレベルになる。Ｄフリップフロップ回路
３４の出力端子Ｑは、電流出力回路１２内の補助スイッ
チ素子２５の制御端子に接続されている。
【００５２】補助スイッチ素子２５は、出力端子Ｑの電
圧がハイレベルになると導通し、ローレベルになると遮
断する。補助スイッチ素子２５は補助定電流回路２６と
直列接続され、その直列接続回路は、シンク側定電流回
路２４と並列に接続されており、補助スイッチ素子２５
が導通すると、補助定電流回路２６が生成する補助定電
流Ｉ3によってコンデンサ１３が放電される。
圧がハイレベルになると導通し、ローレベルになると遮
断する。補助スイッチ素子２５は補助定電流回路２６と
直列接続され、その直列接続回路は、シンク側定電流回
路２４と並列に接続されており、補助スイッチ素子２５
が導通すると、補助定電流回路２６が生成する補助定電
流Ｉ3によってコンデンサ１３が放電される。
【００５３】出力信号Ｖoutがアナログ電圧ＤＩよりも
低い期間では、比較信号はローレベルになる。このロー
レベルの比較信号はインバータ４０でハイレベルに反転
された後にカウンタ３２、シフトレジスタ３３及びＤフ
リップフロップ回路３４のリセット端子に入力され、カ
ウンタ３２と、シフトレジスタ３３とＤフリップフロッ
プ回路３４はともにリセットされた状態にある。
低い期間では、比較信号はローレベルになる。このロー
レベルの比較信号はインバータ４０でハイレベルに反転
された後にカウンタ３２、シフトレジスタ３３及びＤフ
リップフロップ回路３４のリセット端子に入力され、カ
ウンタ３２と、シフトレジスタ３３とＤフリップフロッ
プ回路３４はともにリセットされた状態にある。
【００５４】その状態から出力信号Ｖoutがアナログ電
圧ＤＩよりも大きくなると、比較信号がハイレベルに転
じ、インバータ４０でローレベルに反転された後にカウ
ンタ３２、シフトレジスタ３３及びＤフリップフロップ
回路３４のリセット端子に入力される。すると、カウン
タ３２と、シフトレジスタ３３とＤフリップフロップ回
路３４はともにリセットの状態から解放され、それぞれ
が一斉に動作を開始し、カウンタ３２が基準クロックＲ
ＣＫを分周して、シフトレジスタ３３に出力し始める。
圧ＤＩよりも大きくなると、比較信号がハイレベルに転
じ、インバータ４０でローレベルに反転された後にカウ
ンタ３２、シフトレジスタ３３及びＤフリップフロップ
回路３４のリセット端子に入力される。すると、カウン
タ３２と、シフトレジスタ３３とＤフリップフロップ回
路３４はともにリセットの状態から解放され、それぞれ
が一斉に動作を開始し、カウンタ３２が基準クロックＲ
ＣＫを分周して、シフトレジスタ３３に出力し始める。
【００５５】出力信号Ｖoutがアナログ電圧ＤＩよりも
大きくなり始めてから、基準クロックＲＣＫ１１個分の
期間が経過するまではシフトレジスタ３３の出力端子の
電圧はローレベルであり、Ｄフリップフロップ回路３４
の入力端子Ｄにはローレベルが入力されるので、Ｄフリ
ップフロップ回路３４の出力端子Ｑから出力される信号
はローレベルである。従って、補助スイッチ素子２５は
遮断し、補助定電流回路２６はコンデンサ１３には接続
されない。また、比較信号がハイレベルなのでスイッチ
トランジスタ２１は遮断しており、ソース側定電流回路
２３はコンデンサ１３には接続されない。従って、コン
デンサ１３にはソース側定電流回路２３も補助定電流回
路２６も接続されず、シンク側定電流回路２４のみが接
続されるので、コンデンサ１３は、シンク定電流Ｉ2で
放電され、出力信号Ｖoutは、電流制御回路３１が設け
られていない状態と同じ傾きで下降する。
大きくなり始めてから、基準クロックＲＣＫ１１個分の
期間が経過するまではシフトレジスタ３３の出力端子の
電圧はローレベルであり、Ｄフリップフロップ回路３４
の入力端子Ｄにはローレベルが入力されるので、Ｄフリ
ップフロップ回路３４の出力端子Ｑから出力される信号
はローレベルである。従って、補助スイッチ素子２５は
遮断し、補助定電流回路２６はコンデンサ１３には接続
されない。また、比較信号がハイレベルなのでスイッチ
トランジスタ２１は遮断しており、ソース側定電流回路
２３はコンデンサ１３には接続されない。従って、コン
デンサ１３にはソース側定電流回路２３も補助定電流回
路２６も接続されず、シンク側定電流回路２４のみが接
続されるので、コンデンサ１３は、シンク定電流Ｉ2で
放電され、出力信号Ｖoutは、電流制御回路３１が設け
られていない状態と同じ傾きで下降する。
【００５６】出力信号Ｖoutがアナログ電圧ＤＩより高
くなり始めてから、基準クロックＲＣＫの１１個分の期
間よりも大きくなると、シフトレジスタ３３の出力信号
はハイレベルに転じる。このときＤフリップフロップ回
路３４の入力端子Ｄには、分周された基準クロックＲＣ
Ｋが入力され、クロック端子ＣＫにもハイレベルの電圧
が入力されるので、Ｄフリップフロップ回路３４の出力
端子Ｑの電圧はローレベルからハイレベルに転じ、補助
スイッチ素子２５が導通し、補助定電流回路２６がコン
デンサ１３に接続される。
くなり始めてから、基準クロックＲＣＫの１１個分の期
間よりも大きくなると、シフトレジスタ３３の出力信号
はハイレベルに転じる。このときＤフリップフロップ回
路３４の入力端子Ｄには、分周された基準クロックＲＣ
Ｋが入力され、クロック端子ＣＫにもハイレベルの電圧
が入力されるので、Ｄフリップフロップ回路３４の出力
端子Ｑの電圧はローレベルからハイレベルに転じ、補助
スイッチ素子２５が導通し、補助定電流回路２６がコン
デンサ１３に接続される。
【００５７】従って、コンデンサ１３からは、シンク定
電流Ｉ2と補助定電流Ｉ3との合計の定電流(Ｉ2＋Ｉ3)が
吸い込まれ、この合計の定電流(Ｉ2＋Ｉ3)でコンデンサ
１３が放電される。放電時にコンデンサ１３から吸い込
まれる定電流(Ｉ2＋Ｉ3)は、補助定電流Ｉ3分だけ大き
くなるので、単位時間あたりの出力信号Ｖoutの下降量
が大きくなる。以上のようにして、本実施形態のピーク
ホールド回路１では、基準クロックＲＣＫのクロック数
をカウントして、カウントされたクロック数が所定個数
(ここでは１１個)を超えて大きくなったら、単位時間あ
たりの出力電圧Ｖoutの下降量を大きくしている。
電流Ｉ2と補助定電流Ｉ3との合計の定電流(Ｉ2＋Ｉ3)が
吸い込まれ、この合計の定電流(Ｉ2＋Ｉ3)でコンデンサ
１３が放電される。放電時にコンデンサ１３から吸い込
まれる定電流(Ｉ2＋Ｉ3)は、補助定電流Ｉ3分だけ大き
くなるので、単位時間あたりの出力信号Ｖoutの下降量
が大きくなる。以上のようにして、本実施形態のピーク
ホールド回路１では、基準クロックＲＣＫのクロック数
をカウントして、カウントされたクロック数が所定個数
(ここでは１１個)を超えて大きくなったら、単位時間あ
たりの出力電圧Ｖoutの下降量を大きくしている。
【００５８】以上説明したように本実施形態では、補助
定電流回路２６は、出力信号Ｖoutがアナログ電圧ＤＩ
より高い状態が、基準クロックＲＣＫの所定個数(ここ
では１１個)分の期間より長い期間継続しているときに
のみ、コンデンサ１３から吸い込まれる電流を補助定電
流Ｉ3の分だけ増加させ、定電流(Ｉ2＋Ｉ3)でコンデン
サ１３を放電させているので、常時動作するシンク側定
電流Ｉ2の電流量を大きくするように構成する場合と異
なり、出力信号Ｖoutの波形の平坦性が損なわれず、ま
た、消費電力が大きくなることもない。
定電流回路２６は、出力信号Ｖoutがアナログ電圧ＤＩ
より高い状態が、基準クロックＲＣＫの所定個数(ここ
では１１個)分の期間より長い期間継続しているときに
のみ、コンデンサ１３から吸い込まれる電流を補助定電
流Ｉ3の分だけ増加させ、定電流(Ｉ2＋Ｉ3)でコンデン
サ１３を放電させているので、常時動作するシンク側定
電流Ｉ2の電流量を大きくするように構成する場合と異
なり、出力信号Ｖoutの波形の平坦性が損なわれず、ま
た、消費電力が大きくなることもない。
【００５９】なお、上述した実施形態では、主スイッチ
素子として、ｐチャネルＭＯＳトランジスタからなるス
イッチトランジスタ２１を用いたが、本発明の主スイッ
チ素子はこれに限られるものではなく、例えばｎチャネ
ルＭＯＳトランジスタを用いてもよい。
素子として、ｐチャネルＭＯＳトランジスタからなるス
イッチトランジスタ２１を用いたが、本発明の主スイッ
チ素子はこれに限られるものではなく、例えばｎチャネ
ルＭＯＳトランジスタを用いてもよい。
【００６０】また、電流制御回路を、カウンタ３２、シ
フトレジスタ３３及びＤフリップフロップ回路３４で構
成したが、本発明はこれに限られるものではなく、コン
パレータ１１から出力される比較信号の極性が所定時間
以上変わらないときに、補助スイッチ素子２５を導通さ
せるように構成されていれば、いかなる回路で構成して
もよい。
フトレジスタ３３及びＤフリップフロップ回路３４で構
成したが、本発明はこれに限られるものではなく、コン
パレータ１１から出力される比較信号の極性が所定時間
以上変わらないときに、補助スイッチ素子２５を導通さ
せるように構成されていれば、いかなる回路で構成して
もよい。
【００６１】また、基準クロックＲＣＫのクロック数を
カウントし、カウントされたクロック数が１１個より大
きくなったときに出力信号Ｖoutの下降量を大きくする
ようにしているが、カウントされたクロック数は１１個
に限られるものではなく、例えば３個より大きくなった
ら出力信号Ｖoutの下降量を大きくするように構成して
もよい。
カウントし、カウントされたクロック数が１１個より大
きくなったときに出力信号Ｖoutの下降量を大きくする
ようにしているが、カウントされたクロック数は１１個
に限られるものではなく、例えば３個より大きくなった
ら出力信号Ｖoutの下降量を大きくするように構成して
もよい。
【００６２】さらに、上述した実施形態では、出力信号
Ｖoutが、アナログ電圧ＤＩのピーク値の変動に追従す
るピークホールド回路１について説明したが、本発明の
信号保持回路は上述したピークホールド回路１に限られ
るものではなく、例えば、図４の符号に示すように、周
期的に変化するアナログ電圧ＤＩのボトム値の変動に追
従して出力信号Ｖoutが変化するように構成されたボト
ムホールド回路にも適用可能である。
Ｖoutが、アナログ電圧ＤＩのピーク値の変動に追従す
るピークホールド回路１について説明したが、本発明の
信号保持回路は上述したピークホールド回路１に限られ
るものではなく、例えば、図４の符号に示すように、周
期的に変化するアナログ電圧ＤＩのボトム値の変動に追
従して出力信号Ｖoutが変化するように構成されたボト
ムホールド回路にも適用可能である。
【００６３】一般にボトムホールド回路においては、ピ
ークホールド回路と同様に、アナログ電圧ＤＩのボトム
値が大きく増加した場合に、出力信号Ｖoutの上昇量が
小さすぎて、出力信号Ｖoutのボトム値に追従できない
という問題があったが、図３に示す本実施形態のボトム
ホールド回路５は、図１のピークホールド回路１と同様
に基準クロックＲＣＫをカウントし、カウントされたク
ロック数が１１個より大きくなったら、図１のピークホ
ールド回路１とは逆に、単位時間あたりの出力信号Ｖou
tの上昇量を増加させるように構成されており、アナロ
グ電圧ＤＩのボトム値が大きく上昇しても、その上昇に
出力信号Ｖoutが追従できない期間を従来よりも短くす
ることができる。
ークホールド回路と同様に、アナログ電圧ＤＩのボトム
値が大きく増加した場合に、出力信号Ｖoutの上昇量が
小さすぎて、出力信号Ｖoutのボトム値に追従できない
という問題があったが、図３に示す本実施形態のボトム
ホールド回路５は、図１のピークホールド回路１と同様
に基準クロックＲＣＫをカウントし、カウントされたク
ロック数が１１個より大きくなったら、図１のピークホ
ールド回路１とは逆に、単位時間あたりの出力信号Ｖou
tの上昇量を増加させるように構成されており、アナロ
グ電圧ＤＩのボトム値が大きく上昇しても、その上昇に
出力信号Ｖoutが追従できない期間を従来よりも短くす
ることができる。
【００６４】
【発明の効果】入力信号の変化が大きい場合でも、その
変化に追従するように出力信号を出力することができ
る。
変化に追従するように出力信号を出力することができ
る。
【図１】本発明の一実施形態のピークホールド回路を示
すブロック図
すブロック図
【図２】本発明の一実施形態のピークホールド回路の出
力信号とアナログ電圧との関係を説明するタイミングチ
ャート
力信号とアナログ電圧との関係を説明するタイミングチ
ャート
【図３】本発明の他の実施形態のボトムホールド回路を
示すブロック図
示すブロック図
【図４】従来のピークホールド回路を示すブロック図
【図５】従来のピークホールド回路の出力信号とアナロ
グ電圧との関係を説明する第一のタイミングチャート
グ電圧との関係を説明する第一のタイミングチャート
【図６】従来のピークーホールド回路の出力信号とアナ
ログ電圧との関係を説明する第二のタイミングチャート
ログ電圧との関係を説明する第二のタイミングチャート
１……ピークホールド回路 １１……コンパレータ
１２……電流出力回路 １３……コンデンサ ２１……スイッチトランジスタ
２３……ソース側定電流回路 ２４……シンク側
定電流回路 ２５……補助スイッチ素子 ２６……補助定電流回路
１２……電流出力回路 １３……コンデンサ ２１……スイッチトランジスタ
２３……ソース側定電流回路 ２４……シンク側
定電流回路 ２５……補助スイッチ素子 ２６……補助定電流回路
Claims (5)
- 【請求項１】入力信号と出力信号とを比較して比較信号
を出力する比較回路と、 上記出力信号を生成するためのコンデンサと、 上記コンデンサに第１の電流を供給するための第１の定
電流回路と、 上記コンデンサに上記第１の電流と逆極性の第２の電流
を供給するための第２の定電流回路と、 上記コンデンサに上記第１の電流と逆極性の第３の電流
を供給するための第３の定電流回路と、 上記コンデンサと上記第１の定電流回路との間に電気的
に接続され、上記比較信号に応じて導通する第１のスイ
ッチ素子と、 上記第１のスイッチ素子と上記コンデンサとの間に電気
的に接続されている整流素子と、 上記コンデンサと上記第３の定電流回路との間に接続さ
れている第２のスイッチ素子と、 上記比較信号を入力し、当該比較信号が所定の期間変化
しない場合に上記第２のスイッチ素子を導通させる制御
信号を出力する制御回路と、 を有する信号保持回路。 - 【請求項２】上記入力信号が周期的に変化するアナログ
信号であり、上記所定の期間が上記アナログ信号の１周
期よりも大きい請求項１に記載の信号保持回路。 - 【請求項３】上記所定の期間が上記アナログ信号の２周
期よりも小さい請求項２に記載の信号保持回路。 - 【請求項４】上記制御回路が、上記比較信号の論理変化
によりリセットされ、クロック信号をカウントすること
で上記所定の期間を計測するカウンタを有する請求項
１、２又は３に記載の信号保持回路。 - 【請求項５】上記出力信号が上記入力信号のピークホー
ルド信号である請求項１、２、３又は４に記載の信号保
持回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115716A JP4779222B2 (ja) | 2001-04-13 | 2001-04-13 | 信号保持回路 |
| US10/107,707 US6542009B2 (en) | 2001-04-13 | 2002-03-27 | Signal hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115716A JP4779222B2 (ja) | 2001-04-13 | 2001-04-13 | 信号保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313094A true JP2002313094A (ja) | 2002-10-25 |
| JP4779222B2 JP4779222B2 (ja) | 2011-09-28 |
Family
ID=18966571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115716A Expired - Fee Related JP4779222B2 (ja) | 2001-04-13 | 2001-04-13 | 信号保持回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6542009B2 (ja) |
| JP (1) | JP4779222B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762627B1 (en) * | 2003-03-31 | 2004-07-13 | Micrel, Incorporated | Switched capacitor peak detector with variable time constant asymmetrical filtering |
| US7518414B2 (en) * | 2004-12-13 | 2009-04-14 | Allegro Microsystems, Inc. | Track-and-hold peak detector circuit |
| GB0501593D0 (en) * | 2005-01-25 | 2005-03-02 | Innovision Res & Tech Plc | Demodulation apparatus and method |
| US7737731B1 (en) * | 2005-10-20 | 2010-06-15 | Marvell International Ltd. | High data rate envelope detector for high speed optical storage application |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224075A (ja) * | 1984-03-30 | 1985-11-08 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 放電監視回路 |
| JPH07183845A (ja) * | 1993-12-24 | 1995-07-21 | Casio Comput Co Ltd | 受信レベル検出回路 |
| JPH1196787A (ja) * | 1997-09-18 | 1999-04-09 | Sharp Corp | ピークホールド回路およびそれを備える赤外線通信装置 |
| JPH11148950A (ja) * | 1997-11-14 | 1999-06-02 | Oki Electric Ind Co Ltd | ピークホールド回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992674A (en) * | 1988-05-24 | 1991-02-12 | Dallas Semiconductor Corporation | Controlled slew peak detector |
| US5315168A (en) * | 1993-04-28 | 1994-05-24 | Fujitsu Limited | Peak hold circuit with improved linearity |
| US5546027A (en) * | 1994-12-12 | 1996-08-13 | Silicon Systems, Inc. | Peak detector |
| JPH10506515A (ja) * | 1995-07-21 | 1998-06-23 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 無線デジタル通信装置およびピーク検出器 |
-
2001
- 2001-04-13 JP JP2001115716A patent/JP4779222B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-27 US US10/107,707 patent/US6542009B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224075A (ja) * | 1984-03-30 | 1985-11-08 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 放電監視回路 |
| JPH07183845A (ja) * | 1993-12-24 | 1995-07-21 | Casio Comput Co Ltd | 受信レベル検出回路 |
| JPH1196787A (ja) * | 1997-09-18 | 1999-04-09 | Sharp Corp | ピークホールド回路およびそれを備える赤外線通信装置 |
| JPH11148950A (ja) * | 1997-11-14 | 1999-06-02 | Oki Electric Ind Co Ltd | ピークホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4779222B2 (ja) | 2011-09-28 |
| US6542009B2 (en) | 2003-04-01 |
| US20020153927A1 (en) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3981539B2 (ja) | 半導体集積回路装置 | |
| US4428040A (en) | Low power consumption electronic circuit | |
| US6979995B2 (en) | Frequency measuring circuit and resonant pressure sensor type differential pressure/pressure transmitter using the frequency measuring unit | |
| US7138843B2 (en) | Timer circuit with adaptive reference | |
| JP2009156643A (ja) | 故障検出システム及び集積回路 | |
| KR100857696B1 (ko) | 오실레이터 회로 및 반도체 기억 장치 | |
| JP4007843B2 (ja) | デジタル的に制御される適応型ドライバ及びその駆動能力調節方法 | |
| JP2002313094A (ja) | 信号保持回路 | |
| US9007138B2 (en) | Oscillator with startup circuitry | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| US20050267699A1 (en) | Time constant based fixed parameter assignment | |
| JP3217314B2 (ja) | タイマ回路 | |
| JP2000196435A (ja) | 出力バッファ回路 | |
| JP3600817B2 (ja) | 電圧比較回路 | |
| KR100228284B1 (ko) | 타이밍 시퀀스를 이용한 방전회로 | |
| JP5262904B2 (ja) | クロックスキュー自動調整回路 | |
| KR100399960B1 (ko) | 펄스 발생기 | |
| JPH11251894A (ja) | 出力バッファ回路 | |
| JPH01126013A (ja) | デューティー・サイクル変換回路 | |
| JPH10206509A (ja) | モード切り換え回路およびモード切り換え方法 | |
| JPH0322100B2 (ja) | ||
| JPS5847285A (ja) | 電子時計の電圧供給装置 | |
| JPS5826275A (ja) | 電源電圧検出回路 | |
| JPS61192117A (ja) | 単安定マルチバイブレ−タ回路 | |
| JPS5913960A (ja) | 発振停止検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4779222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |