JPH0322100B2 - - Google Patents
Info
- Publication number
- JPH0322100B2 JPH0322100B2 JP56128392A JP12839281A JPH0322100B2 JP H0322100 B2 JPH0322100 B2 JP H0322100B2 JP 56128392 A JP56128392 A JP 56128392A JP 12839281 A JP12839281 A JP 12839281A JP H0322100 B2 JPH0322100 B2 JP H0322100B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- node
- charged
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000013459 approach Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は本来一定周期で動作すべき信号が動作
しているか停止しているかを判定して、発振停止
したことを検出する発振停止検出回路に関する。
しているか停止しているかを判定して、発振停止
したことを検出する発振停止検出回路に関する。
本発明の目的は上記原理の発振停止検出回路を
半導体集積回路上に実現することを容易ならし
め、かつ低消費電流化するところにある。
半導体集積回路上に実現することを容易ならし
め、かつ低消費電流化するところにある。
発振停止検出回路は、機器への電源投入時に動
作開始のための初期設定を行なつたり、停電移行
時の際の機器のデータ保存等の目的で広く用いら
れる。
作開始のための初期設定を行なつたり、停電移行
時の際の機器のデータ保存等の目的で広く用いら
れる。
従来より確実に発振停止検出を行う回路として
は上記原理の回路が用いられ、第１図に示すよう
な回路として具体化されている。以下に第１図の
回路の動作をそのタイミングチヤートである第２
図を用いて説明する。
は上記原理の回路が用いられ、第１図に示すよう
な回路として具体化されている。以下に第１図の
回路の動作をそのタイミングチヤートである第２
図を用いて説明する。
CLはある一定周期の交番信号である。抵抗R1
と容量CA1とによりCLの波形をなまらせて信号
V1をつくる。V1をインバータ３で波形整型し、
CLよりY1CA1・R1遅延した信号V2を得る。イ
クスクルーシブノア４によりCLとV2のレベルが
一致した点でハイになる信号V3を得る。V3でト
ランジスタ６とインバータ５を駆動して信号Ｖ４
を得る。容量CA2はV3がハイの時点でロウに充電
されるが高抵抗R2により少しずつ放電し、Ｖ４
の電位はCA2とR2の時定数τ2をCLの周期より充分
長く設定しておけばＶ４の電位はインバータ９の
ロジツクレベルVLを越えてハイに近づくことは
ない。よつて正常動作中はFstはロウである。発
振回路が停止しCLが停止するとV3にハイのレベ
ルが全く出なくなり、Ｖ４のレベルはハイとな
り、インバータ９により発振が停止したものと判
定され信号Fstはハイとなる。
と容量CA1とによりCLの波形をなまらせて信号
V1をつくる。V1をインバータ３で波形整型し、
CLよりY1CA1・R1遅延した信号V2を得る。イ
クスクルーシブノア４によりCLとV2のレベルが
一致した点でハイになる信号V3を得る。V3でト
ランジスタ６とインバータ５を駆動して信号Ｖ４
を得る。容量CA2はV3がハイの時点でロウに充電
されるが高抵抗R2により少しずつ放電し、Ｖ４
の電位はCA2とR2の時定数τ2をCLの周期より充分
長く設定しておけばＶ４の電位はインバータ９の
ロジツクレベルVLを越えてハイに近づくことは
ない。よつて正常動作中はFstはロウである。発
振回路が停止しCLが停止するとV3にハイのレベ
ルが全く出なくなり、Ｖ４のレベルはハイとな
り、インバータ９により発振が停止したものと判
定され信号Fstはハイとなる。
この回路の１つの欠点はR1とCA1とが占めるIC
チツプ上での面積が大きいことである。τ1
CA1・R1をある程度以上大きくしないとV3がハイ
の区間は短かくなり回路が安定動作しないが、
R1＝10MΩ、CA1＝10PFとしてもτ1は0.1ｍsec程
度しか得られない。ばらつきの小さい10μΩ程度
の抵抗とCA1のICチツプ上占有面積は大である。
第２の欠点は消費電流が大きくなる点である。通
常CLは2KHz程度の周波数で動作されるが、CA1
＝10PF、電源電圧1.5VとするとCA1の充放電電流
だけで30nA消費する。更にCA1とR1によりV1の
レベルがなまつて変化するので過渡時点でインバ
ータ３のPchとNchの両方のトランジスタがオン
し電流が流れる（シヨート電流）。このシヨート
電流を抑えるためにCA1・R1を小さくするとτ1が
小さくなり回路不安定となる。シヨート電流と
CA1の充放電電流を合計すると約50nAとなるが、
腕時計用ICのように全消費電流が100nA台をねら
うICにとつては大きすぎる値である。
チツプ上での面積が大きいことである。τ1
CA1・R1をある程度以上大きくしないとV3がハイ
の区間は短かくなり回路が安定動作しないが、
R1＝10MΩ、CA1＝10PFとしてもτ1は0.1ｍsec程
度しか得られない。ばらつきの小さい10μΩ程度
の抵抗とCA1のICチツプ上占有面積は大である。
第２の欠点は消費電流が大きくなる点である。通
常CLは2KHz程度の周波数で動作されるが、CA1
＝10PF、電源電圧1.5VとするとCA1の充放電電流
だけで30nA消費する。更にCA1とR1によりV1の
レベルがなまつて変化するので過渡時点でインバ
ータ３のPchとNchの両方のトランジスタがオン
し電流が流れる（シヨート電流）。このシヨート
電流を抑えるためにCA1・R1を小さくするとτ1が
小さくなり回路不安定となる。シヨート電流と
CA1の充放電電流を合計すると約50nAとなるが、
腕時計用ICのように全消費電流が100nA台をねら
うICにとつては大きすぎる値である。
本発明は上記従来回路の欠点を解決するための
ものであり、第１の電源電位と第１の節点の間に
接続される第１のトランジスタと、前記第１の節
点と第２の節点の間に接続される第２のトランジ
スタと、前記第１の節点に一端が接続される第１
の容量と、前記第２の節点と第２の電源電位の間
に並列接続される第２の容量及び抵抗と、前記第
２の節点の電位に基づいて発振停止状態を検出す
る手段とを半導体集積回路内に具備し、前記第１
及び第２のトランジスタは、該第１のトランジス
タの導通時に前記第１の容量が充電され且つ該第
２のトランジスタの導通時に前記第１の容量の充
電電荷が前記第２の容量に充電されるように、発
振に基づくクロツク信号に応じて交互に導通され
てなり、前記第２の容量の充電電荷を放電する前
記抵抗は109Ω以上の高抵抗値を有するポリシリ
コンよりなることを特徴とする。
ものであり、第１の電源電位と第１の節点の間に
接続される第１のトランジスタと、前記第１の節
点と第２の節点の間に接続される第２のトランジ
スタと、前記第１の節点に一端が接続される第１
の容量と、前記第２の節点と第２の電源電位の間
に並列接続される第２の容量及び抵抗と、前記第
２の節点の電位に基づいて発振停止状態を検出す
る手段とを半導体集積回路内に具備し、前記第１
及び第２のトランジスタは、該第１のトランジス
タの導通時に前記第１の容量が充電され且つ該第
２のトランジスタの導通時に前記第１の容量の充
電電荷が前記第２の容量に充電されるように、発
振に基づくクロツク信号に応じて交互に導通され
てなり、前記第２の容量の充電電荷を放電する前
記抵抗は109Ω以上の高抵抗値を有するポリシリ
コンよりなることを特徴とする。
かかる本発明の一実施例を第３図に示す。以下
に第３図の説明をする。CLは一定周期の交番信
号であり、インバータ１１でその逆相信号を得
る。Tr1とTr2はPchトランジスタで直列接続さ
れている。Tr1とTr2はCLとその逆相信号とで駆
動されており、Tr1とTr2が同時にオン、又は同
時にオフとなることはない。CLがハイの間はTr1
がオンし、容量C1はハイに充電される。この間
Tr2はオフしている。次にCLがロウになるとTr1
はオフし、Tr2がオンしてC1に充電されていた電
荷は一部容量C2に充電される。CLがハイ・ロウ
を繰り返すと点P1とP2の電位はTr1のソース電位
VDD（＋）に近ずいていき、時定数τ3＝C2・R2
τ2をCLの周期より長く設定すればP2はインバー
タ１７のロジツクレベルよりロウ側となることは
なくなる。かようにして、正常動作中はFstはロ
ウとなる。発振が停止してCLがハイかロウのど
ちらかで静止すればTr1かTr2のどちらか一方は
必ずオフするため、容量C2への正電荷の補充が
されなくなり、高抵抗R2によつてP2はロウレベ
ルとなり、発振停止検出信号Fstはハイとなる。
に第３図の説明をする。CLは一定周期の交番信
号であり、インバータ１１でその逆相信号を得
る。Tr1とTr2はPchトランジスタで直列接続さ
れている。Tr1とTr2はCLとその逆相信号とで駆
動されており、Tr1とTr2が同時にオン、又は同
時にオフとなることはない。CLがハイの間はTr1
がオンし、容量C1はハイに充電される。この間
Tr2はオフしている。次にCLがロウになるとTr1
はオフし、Tr2がオンしてC1に充電されていた電
荷は一部容量C2に充電される。CLがハイ・ロウ
を繰り返すと点P1とP2の電位はTr1のソース電位
VDD（＋）に近ずいていき、時定数τ3＝C2・R2
τ2をCLの周期より長く設定すればP2はインバー
タ１７のロジツクレベルよりロウ側となることは
なくなる。かようにして、正常動作中はFstはロ
ウとなる。発振が停止してCLがハイかロウのど
ちらかで静止すればTr1かTr2のどちらか一方は
必ずオフするため、容量C2への正電荷の補充が
されなくなり、高抵抗R2によつてP2はロウレベ
ルとなり、発振停止検出信号Fstはハイとなる。
Tr1とTr2の能力は小さいものでよくICチツプ
上の占有面積は小さい。また中間点の容量C1は
CLの周期をＴとするとC1＞Ｔ／R2を満足する値
でよく、R2を充分大きくすればC1は小さな値で
実現でき、回路不安定ともならない。R2はSi−
GateにおいてノンドープのPoly−Si（ポリシリコ
ン）を用いれば、ばらつき自体は大でも109Ω以
上の抵抗値が容量に得られるので、CLが1KHz
（Ｔ＝１ｍsec）とすればC1＝１〜2PFでよい。
上の占有面積は小さい。また中間点の容量C1は
CLの周期をＴとするとC1＞Ｔ／R2を満足する値
でよく、R2を充分大きくすればC1は小さな値で
実現でき、回路不安定ともならない。R2はSi−
GateにおいてノンドープのPoly−Si（ポリシリコ
ン）を用いれば、ばらつき自体は大でも109Ω以
上の抵抗値が容量に得られるので、CLが1KHz
（Ｔ＝１ｍsec）とすればC1＝１〜2PFでよい。
また、本発明においては波形を遅延させるため
の容量が不要のため、充放電電流はほぼ無視で
き、波形のなまりによるシヨート電流も発生しな
い。
の容量が不要のため、充放電電流はほぼ無視で
き、波形のなまりによるシヨート電流も発生しな
い。
本発明の回路の消費電流はR2を通じて流れる
数nA程度と極めて小さく、腕時計用IC等、極低
パワー化をねらう製品に問題なく応用できる。
数nA程度と極めて小さく、腕時計用IC等、極低
パワー化をねらう製品に問題なく応用できる。
以上のように本発明においてはICチツプ上の
占有面積減少と低消費電流化を同時に実現できる
ものである。なお上述の具体例は直列接続のトラ
ンジスタ数が２個と最も少ない場合の例を示した
が複数個増設しても問題ない。またTr1のソース
をVss（−）とし、Tr1，Tr2をNchとし、R2を
VDD（＋）へ接続しても同等の発振停止検出回路
を得ることができる。
占有面積減少と低消費電流化を同時に実現できる
ものである。なお上述の具体例は直列接続のトラ
ンジスタ数が２個と最も少ない場合の例を示した
が複数個増設しても問題ない。またTr1のソース
をVss（−）とし、Tr1，Tr2をNchとし、R2を
VDD（＋）へ接続しても同等の発振停止検出回路
を得ることができる。
第１図…従来の発振停止検出回路の一例を示す
図、第２図…第１図の回路のタイミングチヤート
を示す図、第３図…本発明の一実施例を示す図。 １，８，１６…抵抗、２，７，１４，１５…容
量、３，５，９，１０，１１，１７…インバー
タ、４…イクスクルーシブノア、６…Nchトラン
ジスタ、１２，１３…Pchトランジスタ。
図、第２図…第１図の回路のタイミングチヤート
を示す図、第３図…本発明の一実施例を示す図。 １，８，１６…抵抗、２，７，１４，１５…容
量、３，５，９，１０，１１，１７…インバー
タ、４…イクスクルーシブノア、６…Nchトラン
ジスタ、１２，１３…Pchトランジスタ。
Claims (1)
- １ 第１の電源電位と第１の節点の間に接続され
る第１のトランジスタと、前記第１の節点と第２
の節点の間に接続される第２のトランジスタと、
前記第１の節点に一端が接続される第１の容量
と、前記第２の節点と第２の電源電位の間に並列
接続される第２の容量及び抵抗と、前記第２の節
点の電位に基づいて発振停止状態を検出する手段
とを半導体集積回路内に具備し、前記第１及び第
２のトランジスタは、該第１のトランジスタの導
通時に前記第１の容量が充電され且つ該第２のト
ランジスタの導通時に前記第１の容量の充電電荷
が前記第２の容量に充電されるように、発振に基
づくクロツク信号に応じて交互に導通されてな
り、前記第２の容量の充電電荷を放電する前記抵
抗は109Ω以上の高抵抗値を有するポリシリコン
よりなることを特徴とする発振停止検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12839281A JPS5830224A (ja) | 1981-08-17 | 1981-08-17 | 発振停止検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12839281A JPS5830224A (ja) | 1981-08-17 | 1981-08-17 | 発振停止検出回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8109689A Division JPH0270118A (ja) | 1989-03-31 | 1989-03-31 | 発振停止検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830224A JPS5830224A (ja) | 1983-02-22 |
| JPH0322100B2 true JPH0322100B2 (ja) | 1991-03-26 |
Family
ID=14983669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12839281A Granted JPS5830224A (ja) | 1981-08-17 | 1981-08-17 | 発振停止検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830224A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153718A (ja) * | 2006-12-14 | 2008-07-03 | Meidensha Corp | クロック信号停止判定回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711112A (en) * | 1980-06-25 | 1982-01-20 | Nippon Soken Inc | Room cooling load reduction device for automobile |
-
1981
- 1981-08-17 JP JP12839281A patent/JPS5830224A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711112A (en) * | 1980-06-25 | 1982-01-20 | Nippon Soken Inc | Room cooling load reduction device for automobile |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5830224A (ja) | 1983-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280623B2 (ja) | チャージポンプ回路の駆動制御回路 | |
| EP0887935A1 (en) | Noise isolation circuit | |
| JP2002043906A (ja) | 発振停止検出回路 | |
| US6831500B2 (en) | Noise-reduced voltage boosting circuit | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| JPH0322100B2 (ja) | ||
| US5153467A (en) | Bootstrap circuit for word line driver in semiconductor memory | |
| JP3750288B2 (ja) | 半導体集積装置 | |
| JP2937814B2 (ja) | 出力回路 | |
| JP2002091575A (ja) | 定電圧出力装置 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JPH0430207B2 (ja) | ||
| JP2002091591A (ja) | 定電圧出力装置 | |
| JP2000040950A (ja) | リセット信号解除回路 | |
| JPH0159773B2 (ja) | ||
| JPH0983317A (ja) | 短パルス除去回路 | |
| US6317007B1 (en) | Delayed start oscillator circuit | |
| JPH09107273A (ja) | パルス発振器 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JP3129767B2 (ja) | 発振停止検出回路 | |
| JPH0270118A (ja) | 発振停止検出回路 | |
| JP2000114946A (ja) | オートリセット回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| JP2002313094A (ja) | 信号保持回路 | |
| JP2596385B2 (ja) | 半導体集積回路装置 |