JPS5830224A - 発振停止検出回路 - Google Patents
発振停止検出回路Info
- Publication number
- JPS5830224A JPS5830224A JP12839281A JP12839281A JPS5830224A JP S5830224 A JPS5830224 A JP S5830224A JP 12839281 A JP12839281 A JP 12839281A JP 12839281 A JP12839281 A JP 12839281A JP S5830224 A JPS5830224 A JP S5830224A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- capacitor
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は本来一定周期で動作すべき信号が動作している
か停止しているかを判定して、発振停止したことを検出
する発振停止検出回路に関する。
か停止しているかを判定して、発振停止したことを検出
する発振停止検出回路に関する。
本発明の目的は上記原理の発振停止検出回路を半導体集
積回路上に実現することを容易ならしめ、かつ低消費電
流化するところにある。
積回路上に実現することを容易ならしめ、かつ低消費電
流化するところにある。
発振停止検出回路は、機器への電源投入時に動作開始の
ための初期設定を行なったり、停電移行時の際の機器の
データ保存等の目的で広く用いられる。
ための初期設定を行なったり、停電移行時の際の機器の
データ保存等の目的で広く用いられる。
従来より確実に発振停止検出を行う回路としては上記原
理の回路が用いられ、第１図に示すような回路として具
体化されている。以下に第１図の回路の動作をそのタイ
ミングチャートである第２図を用いて説明する。
理の回路が用いられ、第１図に示すような回路として具
体化されている。以下に第１図の回路の動作をそのタイ
ミングチャートである第２図を用いて説明する。
ＯＬはある一定周期の交番信号である。抵抗Ｒ１と容量
０ム１とによりＯＬの波形をなまらせて信号ｖ１をつく
る。ｖｌをインバータ３で波形製型し、ＯＬよりＹ１χ
０ム１・Ｒ１遅延した信号ｖ２を得る。イクスクルーシ
プノア４によりＯＬとｖ２のレベルが一致した点でハイ
になる信号ＶＳを得る。■５でトランジスタ６とインバ
ータ５を駆動して信号ｖ４を得る。容量ＣＬ２はｖ５が
ハイの時点でロウに充電されるが高抵抗Ｒ２により少し
ずつ放電し、■４の電位はＶＳがロウの間にτ２をＯＬ
の周期より充分長く設定しＣおけばｖ４の電位はインバ
ータ９のロジックレベルＶＬを越えてハイに近づくこと
はない、よって正常動作中はＩＦｓｔはロウである。発
振回路が停止しＯＬが停止するとＶＳにハイのレベルが
全く出なくなり、■４のレベルはハイドなり、インバー
タ９により発振が停止したものと判定され信号７ｓｔは
ハイとなる。
０ム１とによりＯＬの波形をなまらせて信号ｖ１をつく
る。ｖｌをインバータ３で波形製型し、ＯＬよりＹ１χ
０ム１・Ｒ１遅延した信号ｖ２を得る。イクスクルーシ
プノア４によりＯＬとｖ２のレベルが一致した点でハイ
になる信号ＶＳを得る。■５でトランジスタ６とインバ
ータ５を駆動して信号ｖ４を得る。容量ＣＬ２はｖ５が
ハイの時点でロウに充電されるが高抵抗Ｒ２により少し
ずつ放電し、■４の電位はＶＳがロウの間にτ２をＯＬ
の周期より充分長く設定しＣおけばｖ４の電位はインバ
ータ９のロジックレベルＶＬを越えてハイに近づくこと
はない、よって正常動作中はＩＦｓｔはロウである。発
振回路が停止しＯＬが停止するとＶＳにハイのレベルが
全く出なくなり、■４のレベルはハイドなり、インバー
タ９により発振が停止したものと判定され信号７ｓｔは
ハイとなる。
この回路の１つの欠点はＲ１と０ム１とが占める工０チ
ップ上での面積が大きいことである。
ップ上での面積が大きいことである。
τ１＝０ムトＲ１をある程度以上大きくしないとＶＳが
ハイの区間は短かくなり回路が安定動作しないが、Ｒ１
＝ １０ ｐΩ、０Ａ１＝１ＯＦＦとしてもτ１はα１
１ＰＩｓ！１ｃ程度しか得られない、ばらつきの小さい
１０μΩ程度の抵抗と０ム１の工〇チップ上占有面積は
大である。第２の欠点は消費電流が大きくなる点である
。通常ＯＬは２ ＫＨｚ程度の周波数で動作させるが、
Ｃム１＝１０ＰＦ。
ハイの区間は短かくなり回路が安定動作しないが、Ｒ１
＝ １０ ｐΩ、０Ａ１＝１ＯＦＦとしてもτ１はα１
１ＰＩｓ！１ｃ程度しか得られない、ばらつきの小さい
１０μΩ程度の抵抗と０ム１の工〇チップ上占有面積は
大である。第２の欠点は消費電流が大きくなる点である
。通常ＯＬは２ ＫＨｚ程度の周波数で動作させるが、
Ｃム１＝１０ＰＦ。
電源電圧ｔＳＶとするとＣＬ１の充放電電流だけで５０
ｎＡ消費する。更にＣＬ１とＲ１によりｖｌのレベルが
なまって変化するので過渡時点でインバータ３のＰ ａ
ｈとＮ ａｈの両方のトランジスタがオンし電流が流れ
る（ショート電流）。このショート電流を抑えるために
ＣムトＲ１を小さくするとτ１が小さくなり回路不安定
となる。ショート電流と０ム１の充放電電流を合計する
と約５０ｍＡとなるが、腕時計用工０のように全消費電
流が１００ｎＡ台をねらう工０にとっては大きすぎる値
である。
ｎＡ消費する。更にＣＬ１とＲ１によりｖｌのレベルが
なまって変化するので過渡時点でインバータ３のＰ ａ
ｈとＮ ａｈの両方のトランジスタがオンし電流が流れ
る（ショート電流）。このショート電流を抑えるために
ＣムトＲ１を小さくするとτ１が小さくなり回路不安定
となる。ショート電流と０ム１の充放電電流を合計する
と約５０ｍＡとなるが、腕時計用工０のように全消費電
流が１００ｎＡ台をねらう工０にとっては大きすぎる値
である。
本発明は上記従来回路の欠点を解決するためのものであ
り、その具体例を第３図に示す。以下に第３図の説明を
する。ＯＬは一定周期の交番信号であり、インバータ１
１でその逆相信号を得る。
り、その具体例を第３図に示す。以下に第３図の説明を
する。ＯＬは一定周期の交番信号であり、インバータ１
１でその逆相信号を得る。
ＴｒｌとＴｒ２はＰ ａｈ ）ランジスタで直列接続さ
れている。ＴｒｌとＴｒ２はＯＬとその逆相信号とで駆
動されており、ＴｒｌとＴｒ２が同時にオン、又は同時
にオフとなることはない。ｃ′Ｌがハイの間はＴｒｌが
オンし、容量ｃ１はハイに充電される。この間Ｔｒ２は
オフしている。次にＣＬがロウになるとＴｒｌはオフし
、Ｔｒ２がオンして０１に充電されていた電荷は一部容
量０２に充電される。ＯＬがハイ・ロウを繰り返すと点
Ｐ１とＰ２の電位はＴｒｌのソース電位７１）Ｄ（ト）
に近すいていき、時定数τｌ：０２．Ｒ２！τ２をＯＬ
の周期より長く設定すればＰ２はインバータ１７のロジ
ックレベルよりロウ側となることはなくなる。かように
して、正常動作中はＦ ｓｔはロウとなる０発振が停止
してＯＩ、がハイがロウのどちらかで静止すればＴｒｌ
かＴｒ２のどちらか一方は必ずオフするため、容量ｏ２
への正電荷の補充がされなくなり、高抵抗Ｒ２によって
Ｐ２はロウレベルとなり、発振停止検出信号ＩＦ ａｔ
はハイとなる。
れている。ＴｒｌとＴｒ２はＯＬとその逆相信号とで駆
動されており、ＴｒｌとＴｒ２が同時にオン、又は同時
にオフとなることはない。ｃ′Ｌがハイの間はＴｒｌが
オンし、容量ｃ１はハイに充電される。この間Ｔｒ２は
オフしている。次にＣＬがロウになるとＴｒｌはオフし
、Ｔｒ２がオンして０１に充電されていた電荷は一部容
量０２に充電される。ＯＬがハイ・ロウを繰り返すと点
Ｐ１とＰ２の電位はＴｒｌのソース電位７１）Ｄ（ト）
に近すいていき、時定数τｌ：０２．Ｒ２！τ２をＯＬ
の周期より長く設定すればＰ２はインバータ１７のロジ
ックレベルよりロウ側となることはなくなる。かように
して、正常動作中はＦ ｓｔはロウとなる０発振が停止
してＯＩ、がハイがロウのどちらかで静止すればＴｒｌ
かＴｒ２のどちらか一方は必ずオフするため、容量ｏ２
への正電荷の補充がされなくなり、高抵抗Ｒ２によって
Ｐ２はロウレベルとなり、発振停止検出信号ＩＦ ａｔ
はハイとなる。
ＴｒｌとＴｒ２の能力は小さいものでょく工〇チップ上
の占有面積は小さい。また中間点の容量０１はＯＬの周
期をＴとすると０１＞Ｔ／Ｒ２を満足する値でよく、Ｒ
２を充分大きくすればｏｌは小さな値で実現でき、回路
不安定ともならない。
の占有面積は小さい。また中間点の容量０１はＯＬの周
期をＴとすると０１＞Ｔ／Ｒ２を満足する値でよく、Ｒ
２を充分大きくすればｏｌは小さな値で実現でき、回路
不安定ともならない。
Ｒ２はＳ ｉ −Ｇ ａ ｔ ｅにおいてノンドープの
Ｐｏ１ｙ−８ｉを用いれば、ばらつき自体は大でも１０
９Ω以上の抵抗値が容易に得られるので、ＯＬが１ｘａ
ｇ（Ｔ＝１ｍｓｅｃ）とすれば０１＝１〜２ＰＩＦでよ
い。
Ｐｏ１ｙ−８ｉを用いれば、ばらつき自体は大でも１０
９Ω以上の抵抗値が容易に得られるので、ＯＬが１ｘａ
ｇ（Ｔ＝１ｍｓｅｃ）とすれば０１＝１〜２ＰＩＦでよ
い。
また、本発明においては波形を遅延させるための容量が
不要のため、充放電電流はほぼ無視でき、波形のなまり
によるショート電流も発生しない。
不要のため、充放電電流はほぼ無視でき、波形のなまり
によるショート電流も発生しない。
本発明の回路の消費電流はＲ２を通じて流れる数ｎＡ程
度と極めて小さく、腕時計用ＩＯ等、極低パワー化をね
らう製品に問題なく応用できる。
度と極めて小さく、腕時計用ＩＯ等、極低パワー化をね
らう製品に問題なく応用できる。
以上のように本発明においては工０チップ上の占有面積
減少と低消費電流化を同時に実現できるものである。な
お上述の具体例は直列接続のトランジスタ数が２個と最
も少ない場合の例を示したが複数個増設しても問題ない
。またＴｒｌのソースをＶｓｓ（−）とし、Ｔｒｉ
、Ｔｒ２をＮ ｏｈとし、Ｒ２をＶ ＤＩ）（ト）へ接
続しても同等の発振停止検出回路を得ることができる。
減少と低消費電流化を同時に実現できるものである。な
お上述の具体例は直列接続のトランジスタ数が２個と最
も少ない場合の例を示したが複数個増設しても問題ない
。またＴｒｌのソースをＶｓｓ（−）とし、Ｔｒｉ
、Ｔｒ２をＮ ｏｈとし、Ｒ２をＶ ＤＩ）（ト）へ接
続しても同等の発振停止検出回路を得ることができる。
第１図・・・従来の発振停止検出回路の一例を示す図
第２図・・・第１図の回路のタイミングチャートを示す
図 第３図・・・本発明の一実施例を示す図１．８．１＜Ｓ
・・・抵抗 ２．７−．１４．１５・・・容量 ３．５，９，１０，１１．１７・・・インバータ４・・
・イクスクルーシブノア ６・・・Ｎｏｈ）ランジスタ １２．１５・・・Ｐａｈ）ランジスタ 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
図 第３図・・・本発明の一実施例を示す図１．８．１＜Ｓ
・・・抵抗 ２．７−．１４．１５・・・容量 ３．５，９，１０，１１．１７・・・インバータ４・・
・イクスクルーシブノア ６・・・Ｎｏｈ）ランジスタ １２．１５・・・Ｐａｈ）ランジスタ 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- ２つ以上のトランジスタ群Ｔｒｌ〜１１を順次直列接続
し、各トランジスタ間及びＴｒｎの最終端には電源との
間に負荷容量０１〜Ｏｎを接続し、Ｔｒｉの他の一端は
ソースとして電源に接続し、ＴｒｎとＯｎの接続点Ｐｎ
に高抵抗Ｒｙｓを接続し、Ｒｎの他の一端はＴｒｉのソ
ースと逆極性側の電源に接続して構成されること、隣り
合うトランジスタが同時にオンあるいはオフすることな
く、かつ時定数τｎ ＝： Ｏｎ Ｒｎより短かい周期
の信号で駆動されること、前記接続点Ｐｎの電位が正か
負かを判定して発振停止したことを検出することを特徴
とする発振停止検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12839281A JPS5830224A (ja) | 1981-08-17 | 1981-08-17 | 発振停止検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12839281A JPS5830224A (ja) | 1981-08-17 | 1981-08-17 | 発振停止検出回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8109689A Division JPH0270118A (ja) | 1989-03-31 | 1989-03-31 | 発振停止検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830224A true JPS5830224A (ja) | 1983-02-22 |
| JPH0322100B2 JPH0322100B2 (ja) | 1991-03-26 |
Family
ID=14983669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12839281A Granted JPS5830224A (ja) | 1981-08-17 | 1981-08-17 | 発振停止検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153718A (ja) * | 2006-12-14 | 2008-07-03 | Meidensha Corp | クロック信号停止判定回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711112A (en) * | 1980-06-25 | 1982-01-20 | Nippon Soken Inc | Room cooling load reduction device for automobile |
-
1981
- 1981-08-17 JP JP12839281A patent/JPS5830224A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711112A (en) * | 1980-06-25 | 1982-01-20 | Nippon Soken Inc | Room cooling load reduction device for automobile |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153718A (ja) * | 2006-12-14 | 2008-07-03 | Meidensha Corp | クロック信号停止判定回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322100B2 (ja) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210152124A1 (en) | Oscillator circuit, chip and electronic device | |
| US6831500B2 (en) | Noise-reduced voltage boosting circuit | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| JP2002251174A (ja) | 表示装置 | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| JPS5830224A (ja) | 発振停止検出回路 | |
| US8416013B1 (en) | Core circuit leakage control | |
| US5457405A (en) | Complementary logic recovered energy circuit | |
| JPH0321928B2 (ja) | ||
| JPH11299227A (ja) | チャージポンプ回路 | |
| JP3067719B2 (ja) | 低消費電力出力回路 | |
| JP2002091575A (ja) | 定電圧出力装置 | |
| KR100386864B1 (ko) | 승압 회로 | |
| JPH0270118A (ja) | 発振停止検出回路 | |
| JPH0927742A (ja) | 出力回路 | |
| JPS6275828A (ja) | キ−回路 | |
| US11569738B1 (en) | Multi-stage charge pump with clock-controlled initial stage and shifted clock-controlled additional stage | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| US6317007B1 (en) | Delayed start oscillator circuit | |
| JP2003264453A (ja) | クロック異常検出回路 | |
| JPH0822693A (ja) | 半導体記憶装置 | |
| KR100369362B1 (ko) | 저주파 대역 감지를 위한 주파수 디텍터 | |
| JP2000040950A (ja) | リセット信号解除回路 | |
| JP2001196851A (ja) | クロック発振停止検出回路 | |
| JPS6182530A (ja) | Ｃｍｏｓ回路 |