JP4007843B2 - デジタル的に制御される適応型ドライバ及びその駆動能力調節方法 - Google Patents
デジタル的に制御される適応型ドライバ及びその駆動能力調節方法 Download PDFInfo
- Publication number
- JP4007843B2 JP4007843B2 JP2002114455A JP2002114455A JP4007843B2 JP 4007843 B2 JP4007843 B2 JP 4007843B2 JP 2002114455 A JP2002114455 A JP 2002114455A JP 2002114455 A JP2002114455 A JP 2002114455A JP 4007843 B2 JP4007843 B2 JP 4007843B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output terminal
- response
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、より詳細にはドライバ出力端に接続される未知の負荷を自動的に感知して、前記ドライバの電流駆動能力をデジタル的に制御できるデジタル的に制御される適応型ドライバ及びその駆動能力調節方法に関する。
【０００２】
【従来の技術】
半導体装置のドライバは、規定されたデータ出力速度を満足させつつドライバの出力端に接続される所定のアプリケーションを駆動せねばならず、一般的に前記アプリケーションは容量性負荷を有する。
そして、ドライバの出力端に供給される信号のスルーレート（ｓｌｅｗ ｒａｔｅ）は出力端に接続される容量性負荷の値と前記負荷に供給される電流に依存する。
【０００３】
図１は従来の負荷適応型出力ドライバの回路を示す。図１の負荷適応型出力ドライバは韓国出願番号９８−３６２９２号に詳細に記載されている。以下、負荷適応型出力ドライバの回路を簡単に説明すれば、従来の出力ドライバは負荷感知回路２１０とバッファ回路２３０を備え、負荷感知回路２１０は第１及び第２制御信号ＵＰ，ＤＮに応答して外部のバスラインに接続される出力端ＯＵＴの負荷を感知する。
バッファ回路２３０は負荷感知回路２１０の出力ＣＯＵＴ１，ＣＯＵＴ２に応答して出力ドライバの大きさを変更させ、出力ドライバの駆動能力を変更させる。
【０００４】
【発明が解決しようとする課題】
したがって、従来のドライバはドライバの出力端に接続される負荷を感知して出力端に流れる電流を調節するために、別途のプルダウンドライバ２１，２２，２３，２４を備えねばならない短所がある。
また、従来のドライバはアナログ方式を使用するために、出力端に接続される容量性負荷の値を正確に測定できないので、前記容量性負荷に供給される電流量を正確に制御できない短所がある。さらに、アナログ方式を使用する従来のドライバは設計が難しい問題点がある。
【０００５】
よって、本発明はデジタル方式を使用して設計が容易であるとともに、ドライバの出力端に接続された可変の容量性負荷の値を正確に測定して前記容量性負荷に供給される電流を正確に制御するドライバを提供することを目的とする。さらに、本発明は前記ドライバの駆動能力調節方法を提供することを他の目的とする。
【０００６】
【課題を解決するための手段】
本発明によるデジタル的に制御される適応型ドライバは、負荷が接続される前記ドライバの出力端の電圧を感知して前記出力端の電圧に応答して制御信号を発生する負荷感知回路と、この負荷感知回路の前記制御信号に応答して前記出力端に接続された前記負荷の値をデジタル的に決定し、前記負荷の値に応答して入力信号を駆動するための駆動電流を制御する制御ドライバと、クロック信号に応答して出力端に充電電流を供給する電荷ポンプ回路とを備える。
【０００７】
前記負荷感知回路は基準電圧を発生する基準電圧発生回路と、前記基準電圧と前記出力端の電圧とを比較し、その比較結果による制御信号を出力する比較回路とを有し、前記制御信号は前記出力端の電圧が前記基準電圧より大きい時に第１状態を有し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有する。
前記制御ドライバは前記第１状態を有する制御信号に応答して前記クロック信号のサイクル数をカウントし、前記クロック信号のサイクル数に相応するデジタル信号を出力するカウンタと、前記デジタル信号を前記駆動電流に変換するデジタル−アナログ変換回路と、前記駆動電流に応答して前記入力信号を前記出力端で駆動するドライバ回路とを備える。
前記カウンタはリセット信号に応答してリセットされ、前記出力端は前記リセット信号に応答して初期化される。
【０００８】
また、本発明による他の形態によるデジタル的に制御される適応型ドライバはクロック信号に応答して前記ドライバの出力端に所定の電流を供給する電荷ポンプ回路と、前記クロック信号のサイクル数をカウントし、前記クロック信号のサイクル数に相応するカウント信号を出力するカウンタと、前記カウント信号に応答して入力信号を前記出力端で駆動するドライバ回路と、前記出力端の電圧と基準電圧とを比較して制御信号を出力する制御信号発生回路とを備え、前記制御信号は前記出力端の電圧が前記基準電圧より大きい時に第１状態を有し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有し、前記電荷ポンプ回路は前記制御信号の第２状態に応答してイネーブルされ、前記カウンタは前記制御信号の第１状態に応答して前記カウント信号を出力する。
【０００９】
上記他の形態のデジタル的に制御される適応型ドライバは前記カウンタの前記カウント信号をアナログ信号に変換する変換回路をさらに備え、前記ドライバ回路は前記アナログ信号に基づいて前記出力端で前記入力信号の駆動を制御する。
また、前記制御信号発生回路は前記基準電圧を発生する基準電圧発生回路と、前記基準電圧と前記出力端の電圧とを比較して前記制御信号を発生する比較回路とを備える。
さらに、前記カウンタはリセット信号に応答してリセットされ、前記出力端は前記リセット信号に応答して接地電圧にプルダウンされる。
【００１０】
本発明によるデジタル的に制御される適応型ドライバの駆動能力調節方法は、負荷が接続される出力端の電圧を感知する段階と、前記感知された電圧に基づいて制御信号を発生する段階と、前記制御信号に応答して前記負荷の値をデジタル的に測定する段階と、前記負荷の値に応答して入力信号を前記出力端で駆動するために駆動電流を適応的に制御する段階と、前記出力端の電圧が所定の電圧レベルより低い場合、クロック信号に応答して充電電流を前記出力端に供給する段階とを備える。
【００１１】
さらに、前記ドライバの駆動能力調節方法はリセット信号に応答して前記出力端の値を初期化させる。さらに、前記制御信号を発生する段階は基準電圧を発生する段階と、前記基準電圧と前記出力端の電圧とを比較する段階と、前記出力端の電圧が前記基準電圧より大きい時に第１状態を有する前記制御信号を発生し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有する前記制御信号を発生する段階とを備える。
また、前記負荷をデジタル的に測定する段階は前記クロック信号のサイクル数をカウントし、前記第１状態を有する前記制御信号に応答して、前記クロック信号のサイクル数を指示するカウント信号を出力するカウンティング段階と、前記カウント信号をアナログ信号に変換する段階と、前記アナログ信号に応答して前記入力信号を前記出力端で駆動する段階とを備える。
さらに、前記ドライバの駆動能力調節方法はリセット信号に応答して前記クロック信号のサイクル数のカウンティングを初期化する段階をさらに備え、前記アナログ信号は前記入力信号を前記出力端で駆動する電流である。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の望ましい一実施形態を説明する。ただし、以下の一実施形態は例示的なものに過ぎず、本技術分野の当業者ならばそこから多様な変形及び均等な他の実施形態が可能であるという点を理解することができるであろう。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらなければならない。また、各図面に提示された同じ参照符号は同じ部材を示す。
【００１３】
図２は本発明の一実施形態によるデジタル制御負荷適応型ドライバの回路を示す。図２を参照すれば、適応ドライバ１００はカウンタ１１０、デジタル−アナログ変換回路１３０、電流−制御ドライバ回路１５０、制御信号発生回路または負荷感知回路１７０、電荷ポンプ回路１９０、放電回路２１０及びスイッチング回路２３０を備える。
【００１４】
カウンタ１１０はクロックＣＬＫを受信してクロックＣＬＫを計数し、その計数結果を示すＮビットの信号を制御信号Ｈ＿Ｍｏｄｅに応答してデジタル−アナログ変換回路１３０に出力する。
また、カウンタ１１０はリセット信号ＲＥＳＥＴに応答してリセットされ、第１状態の制御信号Ｈ＿Ｍｏｄｅに応答してＮビットの信号をデジタル−アナログ変換回路１３０に出力する。カウンタ１１０は当業界で使われるあらゆる形態のカウンタを使用できる。
【００１５】
デジタル−アナログ変換回路１３０はＮビットのカウンタ１１０の出力信号を受信してカウンタ１１０の出力信号に比例または反比例するアナログ信号、例えば電流を電流−制御ドライバ回路１５０に出力する。
【００１６】
電流−制御ドライバ回路１５０は第１入力端に入力される入力信号ＤＡＴＡと、第２入力端に入力されるデジタル−アナログ変換回路１３０の出力信号ｉｄａｃとをそれぞれ受信し、デジタル−アナログ変換回路１３０の出力信号ｉｄａｃに応答して入力信号ＤＡＴＡを出力端ＯＵＴに出力する。
すなわち、電流−制御ドライバ回路１５０はデジタル−アナログ変換回路１３０の出力信号ｉｄａｃに比例または反比例して入力信号ＤＡＴＡのドライビング能力を高めることが望ましい。
【００１７】
電荷ポンプ回路１９０はクロックＣＬＫに応答し、充電電流ｉｒｅｆを出力端ＯＵＴに接続される未知の外部負荷ＣＬに供給する。電荷ポンプ回路１９０はバイアス電流ＩＢを出力端ＯＵＴに供給する電流源１９１及びクロックＣＬＫに応答してバイアス電流ＩＢを出力端ＯＵＴに供給するプルアップ回路ＭＰ１を備える。
電流源１９１は電源電圧ＶＤＤとプルアップ回路ＭＰ１の第１端間に接続され、プルアップ回路ＭＰ１は第２端が出力端ＯＵＴに接続されてクロックＣＬＫがゲートに供給されるＰＭＯＳトランジスタＭＰ１であることが望ましい。
【００１８】
制御信号発生回路１７０は出力端ＯＵＴの電圧Ｖｏｕｔを自動的に検出し、カウンタ１１０及びスイッチング回路２３０の動作を制御する制御信号Ｈ＿Ｍｏｄｅを出力する。制御信号発生回路１７０は所定の基準電圧Ｖｒｅｆを発生する基準電圧発生回路１７１と比較回路１７３とを備える。
比較回路１７３は出力端ＯＵＴの電圧Ｖｏｕｔが供給される第１入力端、基準電圧Ｖｒｅｆが供給される第２入力端及び出力端の電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、その比較結果をカウンタ１１０及びスイッチング回路２３０に出力する出力端を備える。
【００１９】
放電回路２１０はリセット信号ＲＥＳＥＴに応答して出力端ＯＵＴをプルダウンさせる。放電回路２１０は第１端が出力端ＯＵＴに、第２端が接地電圧ＶＳＳにそれぞれ接続されるトランジスタＭＮ１を備える。放電回路２１０はゲートに入力されるリセット信号ＲＥＳＥＴに応答して出力端ＯＵＴを接地電圧ＶＳＳにプルダウンさせる。従って、外部負荷ＣＬは初期化される。
【００２０】
スイッチング回路２３０は第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して非活性化されることが望ましく、スイッチング回路２３０はトランジスタＭＰ３，ＭＰ５を備える。
制御信号Ｈ＿Ｍｏｄｅが第１状態（例えば、論理「ハイ」）になる場合、トランジスタＭＰ３はターンオフされ、トランジスタＭＰ５は反転回路の出力信号に応答してターンオンされるので、電荷ポンプ回路１９０のトランジスタＭＰ１はターンオフされる。従って、電荷ポンプ回路１９０は非活性化される。
【００２１】
図３は上記デジタル制御負荷適応型ドライバの各部の信号波形を示す波形図である。以下、図２及び図３を参照して上記デジタル制御負荷適応型ドライバの動作を詳細に説明する。
まず、リセット信号ＲＥＳＥＴが活性化、例えば論理“ハイ”されれば、カウンタ１１０はリセットされ、放電回路２１０は出力端ＯＵＴの電圧を接地電圧ＶＳＳに放電するので外部負荷ＣＬは初期化される。この場合、出力端ＯＵＴの電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低いので、比較回路１７３は第２状態（例えば、論理「ロー」）の制御信号Ｈ＿Ｍｏｄｅをカウンタ１１０及びスイッチング回路２３０に出力する。
したがって、スイッチング回路２３０のトランジスタＭＰ３は第２状態の制御信号Ｈ＿Ｍｏｄｅに応答してターンオンされ、トランジスタＭＰ５はターンオフされる。
【００２２】
その状態から、リセット信号ＲＥＳＥＴを非活性化、例えば論理“ロー”させてクロックＣＬＫをカウンタ１１０及びスイッチング回路２３０に供給すれば、スイッチング回路２３０は第２状態の制御信号Ｈ＿Ｍｏｄｅに応答してクロックＣＬＫを電荷ポンプ回路１９０に伝送する。電荷ポンプ回路１９０はクロックＣＬＫに応答して充電電流ｉｒｅｆを出力端ＯＵＴに接続された外部負荷ＣＬに供給する。
この時、カウンタ１１０はクロックＣＬＫを受信してクロックＣＬＫの数を計数するが、カウンタ１１０は第２状態の制御信号Ｈ＿Ｍｏｄｅに応答して計数結果に相応する信号を出力しないことが望ましい。
【００２３】
未知の外部負荷ＣＬが接続される出力端ＯＵＴの電圧ＶｏｕｔはクロックＣＬＫの回数、充電電流ｉｒｅｆの量及び外部負荷ＣＬの値によって決定される。従って、出力端ＯＵＴの電圧ＶｏｕｔはクロックＣＬＫの回数に比例して増加する。
比較回路１７３は出力端ＯＵＴの電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、出力端ＯＵＴの電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高い場合、第１状態の制御信号Ｈ＿Ｍｏｄｅをカウンタ１１０及びスイッチング回路２３０に出力する。
すると、スイッチング回路２３０のトランジスタＭＰ３は第１状態の制御信号Ｈ＿Ｍｏｄｅに応答してターンオフされ、トランジスタＭＰ５はターンオンされるので、トランジスタＭＰ１はターンオフされる。
また、カウンタ１１０は第１状態の制御信号Ｈ＿Ｍｏｄｅに応答してクロックＣＬＫを計数した値に相応するＮビットのデジタル信号を出力する。すなわち、制御信号Ｈ＿Ｍｏｄｅが第１状態になるまでのクロックＣＬＫの数を計数し、その計数結果に相応するＮビットの信号をデジタル−アナログ変換回路１３０に出力する。
デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号を受信してアナログ信号、例えば電流ｉｄａｃに変換する。デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号に比例する信号、例えば電流ｉｄａｃを出力する。
【００２４】
例えば、第１例ＣＡＳＥＩとして、外部負荷ＣＬが２０ｐｆである場合、出力端ＯＵＴの電圧Ｖｏｕｔが所定の基準電圧Ｖｒｅｆに達するのに２０クロックＣＬＫサイクルが必要であると仮定すれば、電荷ポンプ回路１９０は２０クロックＣＬＫサイクルの間充電電流ｉｒｅｆを出力端ＯＵＴに供給するので、制御信号発生回路１７０は２０クロックＣＬＫサイクル後に第１状態の制御信号Ｈ＿Ｍｏｄｅを出力する。
すると、スイッチング回路２３０が第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して非活性化され、それによって電荷ポンプ回路１９０が非活性化される。この時、カウンタ１１０は２０クロックＣＬＫを計数し、第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して、２０クロックＣＬＫに相応するＮビットのデジタル信号をデジタル−アナログ変換回路１３０に出力する。
デジタル−アナログ変換回路１３０はカウンタ１１０のデジタル出力信号をアナログ電流ｉｄａｃに変換する。電流−制御ドライバ回路１５０は電流ｉｄａｃを受信して入力信号ＤＡＴＡを出力端ＯＵＴにドライビングする。
【００２５】
また、第２例ＣＡＳＥIIとして、外部負荷ＣＬが５０ｐｆの場合、出力端ＯＵＴの電圧が所定の基準電圧Ｖｒｅｆに達するのに５０クロックＣＬＫサイクルが必要であると仮定すれば、制御信号発生回路１７０は５０クロックＣＬＫサイクル後に第１状態の制御信号Ｈ＿Ｍｏｄｅを出力する。
すると、スイッチング回路２３０が第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して非活性化され、それによって電荷ポンプ回路１９０が非活性化される。この時、カウンタ１１０は５０クロックＣＬＫサイクルを計数し、第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して、５０クロックＣＬＫサイクルに相応するＮビットの信号をデジタル−アナログ変換回路１３０に出力する。
デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号を電流ｉｄａｃに変換する。電流−制御ドライバ回路１５０は電流ｉｄａｃを受信して入力信号ＤＡＴＡを出力端ＯＵＴにドライビングする。
デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号に比例してアナログ信号、例えば電流ｉｄａｃを出力する。また、電流−制御ドライバ回路１５０はデジタル−アナログ変換回路１３０の出力信号ｉｄａｃに比例して入力信号ＤＡＴＡのドライビング能力を高める。
【００２６】
前記の例において、出力端ＯＵＴに５０ｐｆの外部負荷ＣＬが接続される場合の電流ｉｄａｃは、出力端ＯＵＴに２０ｐｆの外部負荷ＣＬが接続される場合の電流ｉｄａｃより大きいので、５０ｐｆの外部負荷ＣＬをドライビングする場合の電流−制御ドライバ回路１５０のドライビング能力は、２０ｐｆの外部負荷ＣＬをドライビングする場合の電流−制御ドライバ回路１５０のドライビング能力より高い。
【００２７】
よって、本発明の実施形態によるデジタル制御負荷適応型ドライバ１００は、電荷ポンプ回路１９０とカウンタ１１０とを通じて外部負荷ＣＬのキャパシタンスを測定し、カウンタ１１０の計数値により電流−制御ドライバ回路１５０の入力信号ＤＡＴＡのドライビング能力を可変させられるので、外部負荷ＣＬの変動に関係なく一定の上昇時間及び下降時間を有する。
また、デジタル制御負荷適応型ドライバ１００は、一定の入力信号ＤＡＴＡの出力速度を満足させつつ出力端ＯＵＴに接続される外部負荷ＣＬを駆動でき、しかも外部負荷を自動的に感知して電流−制御ドライバ回路１５０の電流駆動能力を自ら調節する長所がある。
そして、外部負荷の値により電流駆動能力が適切に調節されるのでデジタル制御負荷適応型ドライバ１００を正確に制御できる。
【００２８】
【発明の効果】
以上のように、本発明によるデジタル制御負荷適応型ドライバは、一定の入力信号の出力速度を満足させつつ出力端に接続される外部負荷を駆動でき、しかも外部負荷を自動的に感知して電流駆動能力を自ら調節する長所がある。
そして、外部負荷の値によりデジタル制御負荷適応型ドライバの電流駆動能力が適切に調節されるので、デジタル制御負荷適応型ドライバを正確に制御できる長所がある。
【図面の簡単な説明】
【図１】従来の負荷適応型出力ドライバの回路図。
【図２】本発明の一実施形態によるデジタル制御負荷適応型ドライバの回路図。
【図３】本発明の一実施形態によるデジタル制御負荷適応型ドライバの各部の信号波形を示す波形図。
【符号の説明】
１００ 適応ドライバ
１１０ カウンタ
１３０ デジタル−アナログ変換回路
１５０ 電流−制御ドライバ回路
１７０ 制御信号発生回路または負荷感知回路
１７１ 基準電圧発生回路
１７３ 比較回路
１９０ 電荷ポンプ回路
１９１ 電流源
２１０ 放電回路
２３０ スイッチング回路
【発明の属する技術分野】
本発明は半導体装置に係り、より詳細にはドライバ出力端に接続される未知の負荷を自動的に感知して、前記ドライバの電流駆動能力をデジタル的に制御できるデジタル的に制御される適応型ドライバ及びその駆動能力調節方法に関する。
【０００２】
【従来の技術】
半導体装置のドライバは、規定されたデータ出力速度を満足させつつドライバの出力端に接続される所定のアプリケーションを駆動せねばならず、一般的に前記アプリケーションは容量性負荷を有する。
そして、ドライバの出力端に供給される信号のスルーレート（ｓｌｅｗ ｒａｔｅ）は出力端に接続される容量性負荷の値と前記負荷に供給される電流に依存する。
【０００３】
図１は従来の負荷適応型出力ドライバの回路を示す。図１の負荷適応型出力ドライバは韓国出願番号９８−３６２９２号に詳細に記載されている。以下、負荷適応型出力ドライバの回路を簡単に説明すれば、従来の出力ドライバは負荷感知回路２１０とバッファ回路２３０を備え、負荷感知回路２１０は第１及び第２制御信号ＵＰ，ＤＮに応答して外部のバスラインに接続される出力端ＯＵＴの負荷を感知する。
バッファ回路２３０は負荷感知回路２１０の出力ＣＯＵＴ１，ＣＯＵＴ２に応答して出力ドライバの大きさを変更させ、出力ドライバの駆動能力を変更させる。
【０００４】
【発明が解決しようとする課題】
したがって、従来のドライバはドライバの出力端に接続される負荷を感知して出力端に流れる電流を調節するために、別途のプルダウンドライバ２１，２２，２３，２４を備えねばならない短所がある。
また、従来のドライバはアナログ方式を使用するために、出力端に接続される容量性負荷の値を正確に測定できないので、前記容量性負荷に供給される電流量を正確に制御できない短所がある。さらに、アナログ方式を使用する従来のドライバは設計が難しい問題点がある。
【０００５】
よって、本発明はデジタル方式を使用して設計が容易であるとともに、ドライバの出力端に接続された可変の容量性負荷の値を正確に測定して前記容量性負荷に供給される電流を正確に制御するドライバを提供することを目的とする。さらに、本発明は前記ドライバの駆動能力調節方法を提供することを他の目的とする。
【０００６】
【課題を解決するための手段】
本発明によるデジタル的に制御される適応型ドライバは、負荷が接続される前記ドライバの出力端の電圧を感知して前記出力端の電圧に応答して制御信号を発生する負荷感知回路と、この負荷感知回路の前記制御信号に応答して前記出力端に接続された前記負荷の値をデジタル的に決定し、前記負荷の値に応答して入力信号を駆動するための駆動電流を制御する制御ドライバと、クロック信号に応答して出力端に充電電流を供給する電荷ポンプ回路とを備える。
【０００７】
前記負荷感知回路は基準電圧を発生する基準電圧発生回路と、前記基準電圧と前記出力端の電圧とを比較し、その比較結果による制御信号を出力する比較回路とを有し、前記制御信号は前記出力端の電圧が前記基準電圧より大きい時に第１状態を有し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有する。
前記制御ドライバは前記第１状態を有する制御信号に応答して前記クロック信号のサイクル数をカウントし、前記クロック信号のサイクル数に相応するデジタル信号を出力するカウンタと、前記デジタル信号を前記駆動電流に変換するデジタル−アナログ変換回路と、前記駆動電流に応答して前記入力信号を前記出力端で駆動するドライバ回路とを備える。
前記カウンタはリセット信号に応答してリセットされ、前記出力端は前記リセット信号に応答して初期化される。
【０００８】
また、本発明による他の形態によるデジタル的に制御される適応型ドライバはクロック信号に応答して前記ドライバの出力端に所定の電流を供給する電荷ポンプ回路と、前記クロック信号のサイクル数をカウントし、前記クロック信号のサイクル数に相応するカウント信号を出力するカウンタと、前記カウント信号に応答して入力信号を前記出力端で駆動するドライバ回路と、前記出力端の電圧と基準電圧とを比較して制御信号を出力する制御信号発生回路とを備え、前記制御信号は前記出力端の電圧が前記基準電圧より大きい時に第１状態を有し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有し、前記電荷ポンプ回路は前記制御信号の第２状態に応答してイネーブルされ、前記カウンタは前記制御信号の第１状態に応答して前記カウント信号を出力する。
【０００９】
上記他の形態のデジタル的に制御される適応型ドライバは前記カウンタの前記カウント信号をアナログ信号に変換する変換回路をさらに備え、前記ドライバ回路は前記アナログ信号に基づいて前記出力端で前記入力信号の駆動を制御する。
また、前記制御信号発生回路は前記基準電圧を発生する基準電圧発生回路と、前記基準電圧と前記出力端の電圧とを比較して前記制御信号を発生する比較回路とを備える。
さらに、前記カウンタはリセット信号に応答してリセットされ、前記出力端は前記リセット信号に応答して接地電圧にプルダウンされる。
【００１０】
本発明によるデジタル的に制御される適応型ドライバの駆動能力調節方法は、負荷が接続される出力端の電圧を感知する段階と、前記感知された電圧に基づいて制御信号を発生する段階と、前記制御信号に応答して前記負荷の値をデジタル的に測定する段階と、前記負荷の値に応答して入力信号を前記出力端で駆動するために駆動電流を適応的に制御する段階と、前記出力端の電圧が所定の電圧レベルより低い場合、クロック信号に応答して充電電流を前記出力端に供給する段階とを備える。
【００１１】
さらに、前記ドライバの駆動能力調節方法はリセット信号に応答して前記出力端の値を初期化させる。さらに、前記制御信号を発生する段階は基準電圧を発生する段階と、前記基準電圧と前記出力端の電圧とを比較する段階と、前記出力端の電圧が前記基準電圧より大きい時に第１状態を有する前記制御信号を発生し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有する前記制御信号を発生する段階とを備える。
また、前記負荷をデジタル的に測定する段階は前記クロック信号のサイクル数をカウントし、前記第１状態を有する前記制御信号に応答して、前記クロック信号のサイクル数を指示するカウント信号を出力するカウンティング段階と、前記カウント信号をアナログ信号に変換する段階と、前記アナログ信号に応答して前記入力信号を前記出力端で駆動する段階とを備える。
さらに、前記ドライバの駆動能力調節方法はリセット信号に応答して前記クロック信号のサイクル数のカウンティングを初期化する段階をさらに備え、前記アナログ信号は前記入力信号を前記出力端で駆動する電流である。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の望ましい一実施形態を説明する。ただし、以下の一実施形態は例示的なものに過ぎず、本技術分野の当業者ならばそこから多様な変形及び均等な他の実施形態が可能であるという点を理解することができるであろう。従って、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらなければならない。また、各図面に提示された同じ参照符号は同じ部材を示す。
【００１３】
図２は本発明の一実施形態によるデジタル制御負荷適応型ドライバの回路を示す。図２を参照すれば、適応ドライバ１００はカウンタ１１０、デジタル−アナログ変換回路１３０、電流−制御ドライバ回路１５０、制御信号発生回路または負荷感知回路１７０、電荷ポンプ回路１９０、放電回路２１０及びスイッチング回路２３０を備える。
【００１４】
カウンタ１１０はクロックＣＬＫを受信してクロックＣＬＫを計数し、その計数結果を示すＮビットの信号を制御信号Ｈ＿Ｍｏｄｅに応答してデジタル−アナログ変換回路１３０に出力する。
また、カウンタ１１０はリセット信号ＲＥＳＥＴに応答してリセットされ、第１状態の制御信号Ｈ＿Ｍｏｄｅに応答してＮビットの信号をデジタル−アナログ変換回路１３０に出力する。カウンタ１１０は当業界で使われるあらゆる形態のカウンタを使用できる。
【００１５】
デジタル−アナログ変換回路１３０はＮビットのカウンタ１１０の出力信号を受信してカウンタ１１０の出力信号に比例または反比例するアナログ信号、例えば電流を電流−制御ドライバ回路１５０に出力する。
【００１６】
電流−制御ドライバ回路１５０は第１入力端に入力される入力信号ＤＡＴＡと、第２入力端に入力されるデジタル−アナログ変換回路１３０の出力信号ｉｄａｃとをそれぞれ受信し、デジタル−アナログ変換回路１３０の出力信号ｉｄａｃに応答して入力信号ＤＡＴＡを出力端ＯＵＴに出力する。
すなわち、電流−制御ドライバ回路１５０はデジタル−アナログ変換回路１３０の出力信号ｉｄａｃに比例または反比例して入力信号ＤＡＴＡのドライビング能力を高めることが望ましい。
【００１７】
電荷ポンプ回路１９０はクロックＣＬＫに応答し、充電電流ｉｒｅｆを出力端ＯＵＴに接続される未知の外部負荷ＣＬに供給する。電荷ポンプ回路１９０はバイアス電流ＩＢを出力端ＯＵＴに供給する電流源１９１及びクロックＣＬＫに応答してバイアス電流ＩＢを出力端ＯＵＴに供給するプルアップ回路ＭＰ１を備える。
電流源１９１は電源電圧ＶＤＤとプルアップ回路ＭＰ１の第１端間に接続され、プルアップ回路ＭＰ１は第２端が出力端ＯＵＴに接続されてクロックＣＬＫがゲートに供給されるＰＭＯＳトランジスタＭＰ１であることが望ましい。
【００１８】
制御信号発生回路１７０は出力端ＯＵＴの電圧Ｖｏｕｔを自動的に検出し、カウンタ１１０及びスイッチング回路２３０の動作を制御する制御信号Ｈ＿Ｍｏｄｅを出力する。制御信号発生回路１７０は所定の基準電圧Ｖｒｅｆを発生する基準電圧発生回路１７１と比較回路１７３とを備える。
比較回路１７３は出力端ＯＵＴの電圧Ｖｏｕｔが供給される第１入力端、基準電圧Ｖｒｅｆが供給される第２入力端及び出力端の電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、その比較結果をカウンタ１１０及びスイッチング回路２３０に出力する出力端を備える。
【００１９】
放電回路２１０はリセット信号ＲＥＳＥＴに応答して出力端ＯＵＴをプルダウンさせる。放電回路２１０は第１端が出力端ＯＵＴに、第２端が接地電圧ＶＳＳにそれぞれ接続されるトランジスタＭＮ１を備える。放電回路２１０はゲートに入力されるリセット信号ＲＥＳＥＴに応答して出力端ＯＵＴを接地電圧ＶＳＳにプルダウンさせる。従って、外部負荷ＣＬは初期化される。
【００２０】
スイッチング回路２３０は第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して非活性化されることが望ましく、スイッチング回路２３０はトランジスタＭＰ３，ＭＰ５を備える。
制御信号Ｈ＿Ｍｏｄｅが第１状態（例えば、論理「ハイ」）になる場合、トランジスタＭＰ３はターンオフされ、トランジスタＭＰ５は反転回路の出力信号に応答してターンオンされるので、電荷ポンプ回路１９０のトランジスタＭＰ１はターンオフされる。従って、電荷ポンプ回路１９０は非活性化される。
【００２１】
図３は上記デジタル制御負荷適応型ドライバの各部の信号波形を示す波形図である。以下、図２及び図３を参照して上記デジタル制御負荷適応型ドライバの動作を詳細に説明する。
まず、リセット信号ＲＥＳＥＴが活性化、例えば論理“ハイ”されれば、カウンタ１１０はリセットされ、放電回路２１０は出力端ＯＵＴの電圧を接地電圧ＶＳＳに放電するので外部負荷ＣＬは初期化される。この場合、出力端ＯＵＴの電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低いので、比較回路１７３は第２状態（例えば、論理「ロー」）の制御信号Ｈ＿Ｍｏｄｅをカウンタ１１０及びスイッチング回路２３０に出力する。
したがって、スイッチング回路２３０のトランジスタＭＰ３は第２状態の制御信号Ｈ＿Ｍｏｄｅに応答してターンオンされ、トランジスタＭＰ５はターンオフされる。
【００２２】
その状態から、リセット信号ＲＥＳＥＴを非活性化、例えば論理“ロー”させてクロックＣＬＫをカウンタ１１０及びスイッチング回路２３０に供給すれば、スイッチング回路２３０は第２状態の制御信号Ｈ＿Ｍｏｄｅに応答してクロックＣＬＫを電荷ポンプ回路１９０に伝送する。電荷ポンプ回路１９０はクロックＣＬＫに応答して充電電流ｉｒｅｆを出力端ＯＵＴに接続された外部負荷ＣＬに供給する。
この時、カウンタ１１０はクロックＣＬＫを受信してクロックＣＬＫの数を計数するが、カウンタ１１０は第２状態の制御信号Ｈ＿Ｍｏｄｅに応答して計数結果に相応する信号を出力しないことが望ましい。
【００２３】
未知の外部負荷ＣＬが接続される出力端ＯＵＴの電圧ＶｏｕｔはクロックＣＬＫの回数、充電電流ｉｒｅｆの量及び外部負荷ＣＬの値によって決定される。従って、出力端ＯＵＴの電圧ＶｏｕｔはクロックＣＬＫの回数に比例して増加する。
比較回路１７３は出力端ＯＵＴの電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、出力端ＯＵＴの電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより高い場合、第１状態の制御信号Ｈ＿Ｍｏｄｅをカウンタ１１０及びスイッチング回路２３０に出力する。
すると、スイッチング回路２３０のトランジスタＭＰ３は第１状態の制御信号Ｈ＿Ｍｏｄｅに応答してターンオフされ、トランジスタＭＰ５はターンオンされるので、トランジスタＭＰ１はターンオフされる。
また、カウンタ１１０は第１状態の制御信号Ｈ＿Ｍｏｄｅに応答してクロックＣＬＫを計数した値に相応するＮビットのデジタル信号を出力する。すなわち、制御信号Ｈ＿Ｍｏｄｅが第１状態になるまでのクロックＣＬＫの数を計数し、その計数結果に相応するＮビットの信号をデジタル−アナログ変換回路１３０に出力する。
デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号を受信してアナログ信号、例えば電流ｉｄａｃに変換する。デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号に比例する信号、例えば電流ｉｄａｃを出力する。
【００２４】
例えば、第１例ＣＡＳＥＩとして、外部負荷ＣＬが２０ｐｆである場合、出力端ＯＵＴの電圧Ｖｏｕｔが所定の基準電圧Ｖｒｅｆに達するのに２０クロックＣＬＫサイクルが必要であると仮定すれば、電荷ポンプ回路１９０は２０クロックＣＬＫサイクルの間充電電流ｉｒｅｆを出力端ＯＵＴに供給するので、制御信号発生回路１７０は２０クロックＣＬＫサイクル後に第１状態の制御信号Ｈ＿Ｍｏｄｅを出力する。
すると、スイッチング回路２３０が第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して非活性化され、それによって電荷ポンプ回路１９０が非活性化される。この時、カウンタ１１０は２０クロックＣＬＫを計数し、第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して、２０クロックＣＬＫに相応するＮビットのデジタル信号をデジタル−アナログ変換回路１３０に出力する。
デジタル−アナログ変換回路１３０はカウンタ１１０のデジタル出力信号をアナログ電流ｉｄａｃに変換する。電流−制御ドライバ回路１５０は電流ｉｄａｃを受信して入力信号ＤＡＴＡを出力端ＯＵＴにドライビングする。
【００２５】
また、第２例ＣＡＳＥIIとして、外部負荷ＣＬが５０ｐｆの場合、出力端ＯＵＴの電圧が所定の基準電圧Ｖｒｅｆに達するのに５０クロックＣＬＫサイクルが必要であると仮定すれば、制御信号発生回路１７０は５０クロックＣＬＫサイクル後に第１状態の制御信号Ｈ＿Ｍｏｄｅを出力する。
すると、スイッチング回路２３０が第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して非活性化され、それによって電荷ポンプ回路１９０が非活性化される。この時、カウンタ１１０は５０クロックＣＬＫサイクルを計数し、第１状態の制御信号Ｈ＿Ｍｏｄｅに応答して、５０クロックＣＬＫサイクルに相応するＮビットの信号をデジタル−アナログ変換回路１３０に出力する。
デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号を電流ｉｄａｃに変換する。電流−制御ドライバ回路１５０は電流ｉｄａｃを受信して入力信号ＤＡＴＡを出力端ＯＵＴにドライビングする。
デジタル−アナログ変換回路１３０はカウンタ１１０の出力信号に比例してアナログ信号、例えば電流ｉｄａｃを出力する。また、電流−制御ドライバ回路１５０はデジタル−アナログ変換回路１３０の出力信号ｉｄａｃに比例して入力信号ＤＡＴＡのドライビング能力を高める。
【００２６】
前記の例において、出力端ＯＵＴに５０ｐｆの外部負荷ＣＬが接続される場合の電流ｉｄａｃは、出力端ＯＵＴに２０ｐｆの外部負荷ＣＬが接続される場合の電流ｉｄａｃより大きいので、５０ｐｆの外部負荷ＣＬをドライビングする場合の電流−制御ドライバ回路１５０のドライビング能力は、２０ｐｆの外部負荷ＣＬをドライビングする場合の電流−制御ドライバ回路１５０のドライビング能力より高い。
【００２７】
よって、本発明の実施形態によるデジタル制御負荷適応型ドライバ１００は、電荷ポンプ回路１９０とカウンタ１１０とを通じて外部負荷ＣＬのキャパシタンスを測定し、カウンタ１１０の計数値により電流−制御ドライバ回路１５０の入力信号ＤＡＴＡのドライビング能力を可変させられるので、外部負荷ＣＬの変動に関係なく一定の上昇時間及び下降時間を有する。
また、デジタル制御負荷適応型ドライバ１００は、一定の入力信号ＤＡＴＡの出力速度を満足させつつ出力端ＯＵＴに接続される外部負荷ＣＬを駆動でき、しかも外部負荷を自動的に感知して電流−制御ドライバ回路１５０の電流駆動能力を自ら調節する長所がある。
そして、外部負荷の値により電流駆動能力が適切に調節されるのでデジタル制御負荷適応型ドライバ１００を正確に制御できる。
【００２８】
【発明の効果】
以上のように、本発明によるデジタル制御負荷適応型ドライバは、一定の入力信号の出力速度を満足させつつ出力端に接続される外部負荷を駆動でき、しかも外部負荷を自動的に感知して電流駆動能力を自ら調節する長所がある。
そして、外部負荷の値によりデジタル制御負荷適応型ドライバの電流駆動能力が適切に調節されるので、デジタル制御負荷適応型ドライバを正確に制御できる長所がある。
【図面の簡単な説明】
【図１】従来の負荷適応型出力ドライバの回路図。
【図２】本発明の一実施形態によるデジタル制御負荷適応型ドライバの回路図。
【図３】本発明の一実施形態によるデジタル制御負荷適応型ドライバの各部の信号波形を示す波形図。
【符号の説明】
１００ 適応ドライバ
１１０ カウンタ
１３０ デジタル−アナログ変換回路
１５０ 電流−制御ドライバ回路
１７０ 制御信号発生回路または負荷感知回路
１７１ 基準電圧発生回路
１７３ 比較回路
１９０ 電荷ポンプ回路
１９１ 電流源
２１０ 放電回路
２３０ スイッチング回路
Claims (14)
- デジタル的に制御される適応型ドライバにおいて、
負荷が接続される前記ドライバの出力端の電圧を感知し、前記出力端の電圧に応答して制御信号を発生する負荷感知回路と、
この負荷感知回路の前記制御信号に応答して前記出力端に接続された前記負荷の値をデジタル的に決定し、前記負荷の値に応答して入力信号を駆動するための駆動電流を制御する制御ドライバと、
クロック信号に応答して前記出力端に充電電流を供給する電荷ポンプ回路とを備えることを特徴とするデジタル的に制御される適応型ドライバ。 - 前記負荷感知回路は、
基準電圧を発生する基準電圧発生回路と、
前記基準電圧と前記出力端の電圧とを比較し、その比較結果による制御信号を出力する比較回路とを有し、
前記制御信号は前記出力端の電圧が前記基準電圧より大きい時に第１状態を有し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有することを特徴とする請求項１に記載のデジタル的に制御される適応型ドライバ。 - 前記制御ドライバは、
前記第１状態を有する制御信号に応答して前記クロック信号の数をカウントし、前記クロック信号のサイクル数に相応するデジタル信号を出力するカウンタと、
前記デジタル信号を前記駆動電流に変換するデジタル−アナログ変換回路と、
前記駆動電流に応答して前記入力信号を前記出力端で駆動するドライバ回路とを備えることを特徴とする請求項２に記載のデジタル的に制御される適応型ドライバ。 - 前記カウンタはリセット信号に応答してリセットされ、前記出力端は前記リセット信号に応答して初期化されることを特徴とする請求項３に記載のデジタル的に制御される適応型ドライバ。
- デジタル的に制御される適応型ドライバにおいて、
クロック信号に応答して前記ドライバの出力端に所定の電流を供給する電荷ポンプ回路と、
前記クロック信号のサイクル数をカウントし、前記クロック信号のサイクル数に相応するカウント信号を出力するカウンタと、
前記カウント信号に応答して入力信号を前記出力端で駆動するドライバ回路と、
前記出力端の電圧と基準電圧とを比較して制御信号を出力する制御信号発生回路とを備え、
前記制御信号は前記出力端の電圧が前記基準電圧より大きい時に第１状態を有し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有し、
前記電荷ポンプ回路は前記制御信号の第２状態に応答してイネーブルされ、前記カウンタは前記制御信号の第１状態に応答して前記カウント信号を出力することを特徴とするデジタル的に制御される適応型ドライバ。 - 前記デジタル的に制御される適応型ドライバは、
前記カウンタの前記カウント信号をアナログ信号に変換する変換回路をさらに備え、前記ドライバ回路は前記アナログ信号に基づいて前記出力端で前記入力信号の駆動を制御することを特徴とする請求項５に記載のデジタル的に制御される適応型ドライバ。 - 前記制御信号発生回路は、
前記基準電圧を発生する基準電圧発生回路と、
前記基準電圧と前記出力端の電圧とを比較して前記制御信号を発生する比較回路とを備えることを特徴とする請求項５に記載のデジタル的に制御される適応型ドライバ。 - 前記カウンタはリセット信号に応答してリセットされ、前記出力端は前記リセット信号に応答して接地電圧にプルダウンされることを特徴とする請求項５に記載のデジタル的に制御される適応型ドライバ。
- デジタル的に制御される適応型ドライバの駆動能力調節方法において、
負荷が接続される出力端の電圧を感知する段階と、
前記感知された電圧に基づいて制御信号を発生する段階と、
前記制御信号に応答して前記負荷の値をデジタル的に測定する段階と、
前記負荷の値に応答して入力信号を前記出力端で駆動するための駆動電流を適応的に制御する段階と、
前記出力端の電圧が所定の電圧レベルより低い場合、クロック信号に応答して充電電流を前記出力端に供給する段階とを備えることを特徴とするドライバの駆動能力調節方法。 - 前記ドライバの駆動能力調節方法はリセット信号に応答して前記出力端の値を初期化する段階をさらに備えることを特徴とする請求項９に記載のドライバの駆動能力調節方法。
- 前記制御信号を発生する段階は、
基準電圧を発生する段階と、
前記基準電圧と前記出力端の電圧とを比較する段階と、
前記出力端の電圧が前記基準電圧より大きい時に第１状態を有する前記制御信号を発生し、前記基準電圧が前記出力端の電圧より大きい時に第２状態を有する前記制御信号を発生する段階とを備えることを特徴とする請求項９に記載のドライバの駆動能力調節方法。 - 前記負荷をデジタル的に測定する段階は、
前記クロック信号のサイクル数をカウントし、前記第１状態を有する前記制御信号に応答して、前記クロック信号のサイクル数を指示するカウント信号を出力するカウンティング段階と、
前記カウント信号をアナログ信号に変換する段階と、
前記アナログ信号に応答して前記入力信号を前記出力端で駆動する段階とを備えることを特徴とする請求項１１に記載のドライバの駆動能力調節方法。 - リセット信号に応答して前記クロック信号のサイクル数のカウンティングを初期化する段階をさらに備えることを特徴とする請求項１２に記載のドライバの駆動能力調節方法。
- 前記アナログ信号は前記入力信号を前記出力端で駆動する電流であることを特徴とする請求項１２に記載のドライバの駆動能力調節方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-036589 | 2001-06-26 | ||
| KR10-2001-0036589A KR100442862B1 (ko) | 2001-06-26 | 2001-06-26 | 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017995A JP2003017995A (ja) | 2003-01-17 |
| JP4007843B2 true JP4007843B2 (ja) | 2007-11-14 |
Family
ID=19711342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114455A Expired - Fee Related JP4007843B2 (ja) | 2001-06-26 | 2002-04-17 | デジタル的に制御される適応型ドライバ及びその駆動能力調節方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6703848B2 (ja) |
| JP (1) | JP4007843B2 (ja) |
| KR (1) | KR100442862B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7114084B2 (en) * | 2002-03-06 | 2006-09-26 | Micron Technology, Inc. | Data controlled programmable power supply |
| JP4356003B2 (ja) * | 2003-09-30 | 2009-11-04 | アイシン精機株式会社 | 静電容量検出装置 |
| US7222290B2 (en) * | 2003-11-18 | 2007-05-22 | Agere Systems Inc. | Method and apparatus for receiver detection on a PCI-Express bus |
| US7990740B1 (en) * | 2004-03-19 | 2011-08-02 | Marvell International Ltd. | Method and apparatus for controlling power factor correction |
| US7812576B2 (en) | 2004-09-24 | 2010-10-12 | Marvell World Trade Ltd. | Power factor control systems and methods |
| KR100702388B1 (ko) * | 2004-11-30 | 2007-04-02 | 김무중 | 카메라용 원격 조정대 |
| US7062159B1 (en) * | 2004-12-07 | 2006-06-13 | Stmicroelectronics S.R.L. | Device for correcting a digital estimate of an electric signal |
| EP1742361B1 (en) * | 2005-07-07 | 2009-09-09 | STMicroelectronics S.r.l. | Self-adaptive output buffer based on charge sharing |
| US8330505B2 (en) | 2011-03-31 | 2012-12-11 | Analog Devices, Inc. | Protection circuit for driving capacitive loads |
| US8629794B2 (en) * | 2012-02-28 | 2014-01-14 | Silicon Laboratories Inc. | Integrated circuit and system including current-based communication |
| US9386370B2 (en) * | 2013-09-04 | 2016-07-05 | Knowles Electronics, Llc | Slew rate control apparatus for digital microphones |
| US10060954B2 (en) * | 2016-01-29 | 2018-08-28 | Fairchilf Semiconductor Corporation | Load capacitance determination circuitry and power supply control |
| JP6730835B2 (ja) * | 2016-04-06 | 2020-07-29 | ローム株式会社 | 過電流検出回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4063146A (en) * | 1975-05-22 | 1977-12-13 | Reliance Electric Company | Digital firing control for a converter |
| DE4233850C1 (de) * | 1992-10-08 | 1994-06-23 | Itt Ind Gmbh Deutsche | Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers |
| US6130541A (en) * | 1997-10-10 | 2000-10-10 | International Microcircuits Inc. | Adaptive driver with capacitive load sensing and method of operation |
| US6307385B1 (en) * | 1997-12-30 | 2001-10-23 | Vibrosystm, Inc. | Capacitance measuring circuit for a capacitive sensor |
| KR100557981B1 (ko) | 1999-02-05 | 2006-03-07 | 주식회사 하이닉스반도체 | 기판전압발생장치 |
-
2001
- 2001-06-26 KR KR10-2001-0036589A patent/KR100442862B1/ko not_active IP Right Cessation
-
2002
- 2002-02-11 US US10/073,471 patent/US6703848B2/en not_active Expired - Fee Related
- 2002-04-17 JP JP2002114455A patent/JP4007843B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100442862B1 (ko) | 2004-08-02 |
| US20020196035A1 (en) | 2002-12-26 |
| US6703848B2 (en) | 2004-03-09 |
| KR20030000560A (ko) | 2003-01-06 |
| JP2003017995A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4007843B2 (ja) | デジタル的に制御される適応型ドライバ及びその駆動能力調節方法 | |
| JP4533684B2 (ja) | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 | |
| US5940283A (en) | High voltage generating device having variable boosting capability according to magnitude of load | |
| US7961022B2 (en) | Pulsed width modulated control method and apparatus | |
| TWI260859B (en) | Clock duty ratio correction circuit | |
| CN108536211B (zh) | 电压调整器 | |
| US7750703B2 (en) | Duty cycle correcting circuit | |
| JPH11308088A (ja) | 出力バッファ回路 | |
| JP4860193B2 (ja) | 入力バッファ | |
| US20090072810A1 (en) | Voltage-drop measuring circuit, semiconductor device and system having the same, and associated methods | |
| KR100623343B1 (ko) | 레귤레이터 | |
| US12068690B2 (en) | Control circuitry for controlling a power supply | |
| KR100909636B1 (ko) | 듀얼 파워 업 신호 발생 회로 | |
| KR20080014540A (ko) | 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법 | |
| EP1286469A1 (en) | An output driver for integrated circuits and a method for controlling the output impedance of an integrated circuit | |
| US11646594B2 (en) | Battery charging and measurement circuit | |
| JP2001326327A (ja) | 半導体集積回路 | |
| US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
| KR20120004017A (ko) | 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법 | |
| JP2003195959A (ja) | 基準電圧制御回路 | |
| JP2002258956A (ja) | 電圧制御回路 | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JP2002313094A (ja) | 信号保持回路 | |
| KR20030032178A (ko) | 출력 데이터의 전압 레벨을 조절할 수 있는 출력 드라이버 | |
| KR100316065B1 (ko) | 전압강하 변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4007843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |