KR20030000560A - 디지털 제어 부하 적응형 드라이버 및 구동 방법 - Google Patents

디지털 제어 부하 적응형 드라이버 및 구동 방법 Download PDF

Info

Publication number
KR20030000560A
KR20030000560A KR1020010036589A KR20010036589A KR20030000560A KR 20030000560 A KR20030000560 A KR 20030000560A KR 1020010036589 A KR1020010036589 A KR 1020010036589A KR 20010036589 A KR20010036589 A KR 20010036589A KR 20030000560 A KR20030000560 A KR 20030000560A
Authority
KR
South Korea
Prior art keywords
signal
circuit
response
output terminal
load
Prior art date
Application number
KR1020010036589A
Other languages
English (en)
Other versions
KR100442862B1 (ko
Inventor
조영균
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0036589A priority Critical patent/KR100442862B1/ko
Priority to US10/073,471 priority patent/US6703848B2/en
Priority to JP2002114455A priority patent/JP4007843B2/ja
Publication of KR20030000560A publication Critical patent/KR20030000560A/ko
Application granted granted Critical
Publication of KR100442862B1 publication Critical patent/KR100442862B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

디지털 제어 부하 적응형 드라이버는 미지의 부하가 접속되는 출력단의 전압을 감지하는 부하 감지회로 및 상기 부하 감지회로의 출력신호에 응답하여 상기 부하를 디지털적으로 측정하고, 측정된 부하에 응답하여 입력신호를 구동하는 구동전류가 제어되는 제어 드라이버를 구비한다. 상기 디지털 제어 부하 적응형 드라이버는 클락에 응답하여 소정의 전류를 상기 출력단으로 공급하는 전하 펌프회로를 더 구비한다. 상기 제어 드라이버는 상기 클락에 응답하여 상기 클락의 개수를 계수하고, 상기 클락의 개수에 상응하는 디지털 신호를 출력하는 카운팅 회로 상기 디지털 신호를 상기 구동전류로 변환하는 디지털-아날로그 변환회로 및 상기 구동전류에 응답하여 입력되는 데이터를 상기 출력단으로 구동하는 드라이버 회로를 구비한다.

Description

디지털 제어 부하 적응형 드라이버 및 구동 방법{Digital-controlled adaptive driver with capacitive load sensing and method of operation}
본 발명은 반도체 메모리장치에 관한 것으로, 보다 상세하게는 출력단에 접속되는 미지의 부하를 자동적으로 감지하여 전류 구동 능력을 디지털적으로 제어할 수 있는 디지털 제어 적응 드라이버(digital-controlled adaptive driver) 및 디지털 제어 적응 드라이버의 전류 구동능력 조절 방법에 관한 것이다.
반도체 장치의 드라이버는 규정된 데이터 출력속도를 만족시키면서 드라이버의 출력단에 접속되는 소정의 어플리케이션(application)을 구동(drive) 하여야 하며, 일반적으로 상기 어플리케이션은 용량성 부하(capacitive load)를 갖는다.
그리고 드라이버의 출력단으로 공급되는 신호의 슬류 레이트(slew rate)는 출력단에 접속되는 용량성 부하의 값과 상기 부하로 공급되는 전류에 의존된다.
도 1은 종래의 부하 적응형 출력 드라이버를 회로를 나타낸다. 도 1의 부하 적응형 출력 드라이버는 한국 출원번호 98-36292에 상세하게 기재되어 있다. 이하 부하 적응형 출력 드라이버를 회로를 간단히 설명하면, 종래의 출력 드라이버는 부하감지회로(210) 및 버퍼회로(230)를 구비하며, 부하감지회로(210)는 제 1 및 제 2제어신호(UP, DN)에 응답하여 외부의 버스라인에 연결되는 출력단(OUT)의 부하를 감지한다.
버퍼회로(230)는 부하 감지회로(210)의 출력(COUT1, COUT2)에 응답하여 출력 드라이버의 크기를 변경시켜 출력 드라이버의 구동능력을 변경시켜야 하는 문제점이 있다. 즉, 종래의 드라이버는 드라이버의 출력단에 접속되는 부하를 감지하여 출력단에 흐르는 전류를 조절하기 위하여 별도의 풀-다운 드라이버들(21, 22, 23, 24)을 구비하여야 하는 단점이 있다.
또한, 종래의 드라이버는 아날로그 방식을 사용하기 때문에, 출력단에 접속되는 용량성 부하의 값을 정확하게 측정하지 못하므로, 상기 용량성 부하로 공급되는 전류량을 정확하게 제어하지 못하는 단점이 있다. 또한, 아날로그 방식을 사용하는 종래의 드라이버의 설계가 어려운 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 디지털 방식을 사용하여 설계가 용이하고, 드라이버의 출력단에 접속되고 가변될 수 있는 용량성 부하의 값을 정확히 측정하여 상기 용량성 부하로 공급되는 전류를 정확히 제어하는 드라이버를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 부하 적응형 출력 드라이버를 회로를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 디지털 제어 부하 적응형 드라이버의 회로를 나타낸다.
도 3은 디지털 제어 부하 적응형 드라이버의 출력 파형을 나타내는 타이밍 다이어그램이다.
상기 기술적 과제를 달성하기 위한 본 발명의 디지털 제어 부하 적응형 드라이버는 부하 감지회로 및 제어 드라이버를 구비한다. 상기 부하 감지회로는 미지의 부하가 접속되는 출력단의 전압을 감지하고, 제어 드라이버는 상기 부하 감지회로의 출력신호에 응답하여 상기 부하를 디지털적으로 측정하고, 측정된 부하에 응답하여 입력신호를 구동전류가 제어된다.
상기 디지털 제어 부하 적응형 드라이버는 클락 신호에 응답하여 소정의 전류를 상기 출력단으로 공급하는 전하 펌프회로를 더 구비한다.
상기 제어 드라이버는 상기 클락에 응답하여 상기 클락의 개수를 계수하고, 상기 클락의 개수에 상응하는 디지털 신호 출력하는 카운팅 회로; 상기 디지털 신호를 상기 구동전류로 변환하는 디지털-아날로그 변환회로; 및 상기 구동전류에 응답하여 입력되는 데이터를 상기 출력단으로 구동하는 드라이버 회로를 구비한다.
상기 부하 감지회로는 소정의 기준전압을 발생하는 기준전압 발생기; 및 상기 기준전압과 상기 출력단의 전압을 비교하고, 그 비교를 출력하는 비교회로를 구비하며, 제 1상태의 상기 비교회로의 출력신호에 응답하여 상기 전하 펌프가 비활성화된다.
상기 카운팅 회로는 제 1상태의 상기 부하 감지회로의 출력신호에 응답하여 상기 디지털 신호를 상기 디지털-아날로그 변환회로로 출력하며, 상기 카운팅 회로는 리셋신호에 응답하여 리셋되고, 상기 출력단은 상기 리셋신호에 응답하여 초기화되는 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 디지털 제어 부하 적응형 드라이버는 클락에 응답하여 미지의 부하가 접속되는 출력단으로 충전전류를 공급하는 전하펌프회로, 수신되는 상기 클락의 개수에 계수하고, 계수된 상기 클락의 개수에 상응하는 제 1신호를 출력하는 카운터, 상기 제 1신호에 응답하여 입력되는 입력신호의 구동능력을 제어하는 드라이버 및 상기 출력단의 전압과 소정의 기준전압을 비교하여 그 비교결과에 따라 상기 카운터 및 상기 전하 펌프회로의 동작을 제어하는 제어신호를 발생하는 제어신호 발생회로를 구비하며, 제 1상태의 상기 제어신호에 응답하여 상기 전하 펌프회로가 비활성화되고, 상기 제 1신호를 상기 드라이버로 출력한다.
상기 드라이버는 N비트인 상기 제 1신호를 아날로그 신호로 변환하는 변환회로 및 상기 변환회로의 출력신호에 응답하여 상기 입력신호의 구동능력을 제어한다.
상기 제어신호 발생회로는 소정의 기준전압을 발생하는 전압 발생회로; 및 상기 기준전압과 상기 출력단의 전압을 비교하여, 상기 출력단의 전압이 상기 기준전압보다 높은/낮은 경우, 상기 제 1상태의 제어신호를 출력하는 비교회로를 구비한다.
상기 카운터는 리셋 신호에 응답하여 리셋되고, 상기 출력단은 상기 리셋신호에 응답하여 접지전압으로 풀-다운된다.
상기 기술적 과제를 당성하기 위한 본 발명의 일실시예에 따른 출력단에 접속되는 미지의 부하를 디지털적으로 감지하여 부하 적응형 드라이버의 데이터 구동능력을 자동적으로 조절하는 방법은 (a) 상기 출력단의 전압을 감지하여 제어신호를 출력하는 단계; 및 (b) 상기 부하를 디지털적으로 측정하고, 상기 제어신호에 응답하여 측정된 부하에 상응하는 입력신호를 구동하는 구동전류를 제어하여 상기 데이터를 상기 출력단으로 구동하는 단계를 구비한다.
상기 부하 적응형 드라이버의 구동능력 조절 방법은 (c) 클락에 응답하여 소정의 전류를 상기 출력단으로 공급하는 단계를 더 구비한다.
상기 (b)단계는 (b1) 상기 클락에 응답하여 상기 클락의 개수를 계수하고, 상기 클락의 개수에 상응하는 디지털 신호를 출력하는 단계, (b2) 상기 디지털 신호를 상기 구동전류로 변환하는 단계; 및 (b3) 상기 구동전류에 응답하여 상기 데이터를 상기 출력단으로 구동하는 단계를 구비한다.
상기 (a)단계는 (a1) 소정의 기준전압을 발생하는 단계; 및 (a2) 상기 기준전압과 상기 출력단의 전압을 비교하고, 그 비교를 출력하는 단계를 구비하며, 제 1상태의 상기 비교회로의 출력신호에 응답하여 상기 (c)단계의 소정의 전류를 상기 출력단으로 공급하지 않는다.
상기 (b1)단계는 제 1상태의 상기 부하 감지회로의 출력신호에 응답하여 상기 디지털 신호를 출력하며, 상기 (b1)단계는 리셋신호에 응답하여 초기화되고, 상기 출력단은 상기 리셋신호에 응답하여 초기화되는 것이 바람직하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 디지털 제어 부하 적응형 드라이버의 회로를 나타낸다. 도 2를 참조하면, 적응 드라이버(100)는 카운터(110), 디지털-아날로그 변환회로(130), 전류-제어 드라이버회로(150), 제어신호 발생회로(170), 전하펌프회로(190) , 방전회로(210) 및 스위칭 회로(230)를 구비한다.
카운터(110)는 클락(CLK)을 수신하여 클락(CLK)을 계수(count)하고 그 계수 결과를 나타내는 N비트의 신호를 제어신호(H_Mode)에 응답하여 디지털-아날로그 변환회로(130)로 출력한다. 또한 카운터(110)는 리셋 신호(RESET)에 응답하여 리셋되고, 제 1상태의 제어신호(H_Mode)에 응답하여 N비트의 신호를 디지털-아날로그 변환회로(130)로 출력한다. 카운터(110)는 당업계에서 사용되는 모든 형태의 카운터를 사용할 수 있다.
디지털-아날로그 변환회로(130)는 N비트의 카운터(110)의 출력신호를 수신하여 카운터(110)의 출력신호에 비례 또는 반비례하는 하는 아날로그 신호, 예컨대 전류(idac)를 전류-제어 드라이버회로(150)로 출력한다.
전류-제어 드라이버회로(150)는 제 1입력단으로 입력되는 입력신호(DATA)를 제 2입력단으로 입력되는 디지털-아날로그 변환회로(130)의 출력신호(idac)를 각각 수신하여, 디지털-아날로그 변환회로(130)의 출력신호(idac)에 응답하여 입력신호 (DATA)를 출력단(OUT)으로 출력한다. 즉, 전류-제어 드라이버회로(150)는 디지털-아날로그 변환회로(130)의 출력신호(idac)에 비례 또는 반비례하여 입력신호(DATA)의 드라이빙능력을 증가시키는 것이 바람직하다.
전하펌프회로(190)는 클락(CLK)에 응답하여 충전전류(iref)를 출력단(OUT)에 접속되는 미지의 외부 부하(CL)로 공급한다. 전하펌프회로(190)는 바이어스 전류(IB)를 출력단(OUT)으로 공급하는 전류원(191) 및 클락(CLK)에 응답하여 바이어스 전류(IB)를 출력단(OUT)으로 공급하는 풀-업회로(MP1)를 구비한다.
전류원(191)은 전원전압(VDD)과 풀업회로(MP1)의 제 1단사이에 접속되며, 풀-업 회로(MP1)는 제 2단이 출력단(OUT)에 접속되고 클락(CLK)이 게이트로 공급되는 PMOS트랜지스터(MP1)인 것이 바람직하다.
제어신호 발생회로(170)는 출력단(OUT)의 전압(Vout)을 자동적으로 검출하여 카운터(110) 및 스위칭회로(230)의 동작을 제어하는 제어신호(H_Mode)를 출력한다. 제어신호 발생회로(190)는 소정의 기준전압(Vref)을 발생하는 기준전압 발생회로 (171)와 비교회로(173)를 구비한다. 비교회로(173)는 출력단(OUT)의 전압(Vout)이 공급되는 제 1입력단, 기준전압(Vref)이 공급되는 제 2입력단 및 출력단의 전압(Vout)과 기준전압(Vref)을 비교하여 그 비교결과를 카운터(110) 및 스위칭회로(230)로 출력하는 출력단을 구비한다.
방전회로(210)는 리셋 신호(RESET)에 응답하여 출력단(OUT)을 풀-다운시키며, 방전회로(210)는 제 1단이 출력단(OUT)에, 제 2단이 접지전압(VSS)에 각각 접속되는 트랜지스터(MN1)를 구비하며, 방전회로(210)는 게이트로 입력되는 리셋신호 (RESET)에 응답하여 출력단(OUT)을 접지전압(VSS)으로 풀-다운시킨다. 따라서 외부 부하(CL)는 초기화된다.
스위칭 회로(230)는 제 1상태의 제어신호(H_Mode)에 응답하여 비활성화되는 것이 바람직하며, 스위칭 회로(230)는 트랜지스터들(MP3, MP5)을 구비한다.
제어신호(H_Mode)가 제 1상태(예컨대 논리 '하이')로 되는 경우, 트랜지스터(MP3)는 턴-오프되고, 트랜지스터(MP5)는 반전회로의 출력신호에 응답하여 턴-온되므로 전하 펌프 회로(190)의 트랜지스터(MP1)는 턴-오프된다. 따라서 전하펌프 회로(190)는 비활성화된다.
도 3은 디지털 제어 부하 적응형 드라이버의 출력 파형을 나타내는 타이밍 다이어그램이다. 이하 도 2 및 도3을 참조하여 디지털 제어 부하 적응형 드라이버의 동작을 상세히 설명한다.
우선 리셋신호(RESET)가 활성화되면, 카운터(110)는 리셋되고 방전회로(210)는 출력단(OUT)의 전압을 접지전압(VSS)으로 방전하므로 외부 부하(CL)는 초기화될 수 있다. 이 경우 출력단(OUT)의 전압(Vout)의 기준전압(Vref)보다 낮으므로 비교회로(173)는 제 2상태(예컨대 논리 '로우')의 제어신호(H_Mode)를 카운터(110) 및 스위칭회로(230)로 출력한다.
스위칭회로(230)의 트랜지스터(MP3)는 제 2상태의 제어신호(H_Mode)에 응답하여 턴-온되고, 트랜지스터(MP5)는 턴-오프된다.
그리고 리셋신호(RESET)를 비활성화시키고 클락(CLK)을 카운터(110) 및 스위칭회로(230)로 공급하면, 스위칭회로(230)는 제 2상태의 제어신호(H_Mode)에 응답하여 클락(CLK)을 전하펌프 회로(190)로 전송한다. 전하펌프 회로(190)는 클락(CLK)에 응답하여 충전전류(iref)를 출력단(OUT)에 접속된 외부 부하(CL)로 공급한다. 이때 카운터(110)는 클락(CLK)을 수신하여 클락(CLK)의 개수를 계수하나, 카운터(110)는 제 2상태의 제어신호(H_Mode)에 응답하여 계수 결과에 상응하는 신호를 출력하지 않는 것이 바람직하다.
미지의 외부 부하(CL)가 접속되는 출력단(OUT)의 전압(Vout)은 클락(CLK)의 횟수, 충전전류(iref)의 양 및 외부 부하(CL)의 값에 따라서 결정된다. 그러므로 출력단(OUT)의 전압(Vout)은 클락(CLK)의 횟수에 비례하여 증가한다.
비교회로(173)는 출력단(OUT)의 전압(Vout)과 기준 전압(Vref)을 비교하고, 출력단(OUT)의 전압(Vout)이 기준전압(Vref)보다 높은 경우 제 1상태의 제어신호 (H_Mode)를 카운터(110) 및 스위칭회로(230)로 출력한다. 스위칭회로(230)의 트랜지스터(MP3)는 제 1상태의 제어신호(H_Mode)에 응답하여 턴-오프되고, 트랜지스터(MP5)는 턴-온되므로 트랜지스터(MP1)는 턴-오프된다.
그리고 카운터(110)는 제 1상태의 제어신호(H_Mode)에 응답하여 클락(CLK)을 계수한 값에 상응하는 N비트의 디지털 신호를 출력한다. 즉, 제어신호(H_Mode)가 제 1상태로 될 때까지의 클락(CLK)의 개수를 계수하고 그 계수 결과에 상응하는 N비트의 신호를 디지털-아날로그 변환회로(130)로 출력한다.
디지털-아날로그 변환회로(130)는 카운터(110)의 출력신호를 수신하여 아날로그 신호, 예컨대 전류(idac)로 변환한다. 디지털-아날로그 변환회로(130)는 카운터(110)의 출력신호에 비례하는 신호, 예컨대 전류(idac)를 출력한다.
예컨대 제 1예(CASEⅠ)로서 외부 부하(CL)가 20pf인 경우 출력단(OUT)의 전압(Vout)이 소정의 기준전압(Vref)에 도달하는데 20클락(CLK) 사이클이 필요하다고 가정하면, 전하 펌프회로(190)는 20 클락(CLK) 사이클 동안 충전전류(iref)를 출력단(OUT)으로 공급하므로, 제어신호 발생회로(170)는 20클락(CLK) 사이클 후에 제 1상태의 제어신호(H_Mode)를 출력한다.
스위칭 회로(230)는 제 1상태의 제어신호(H_Mode)에 응답하여 비활성화되므로, 전하펌프 회로(190)는 비활성화된다. 이때 카운터(110)는 제 1상태의 제어신호 (H_Mode)에 응답하여 20클락(CLK)을 계수하고, 20클락(CLK)에 상응하는 N비트의 디지털신호를 디지털-아날로그 변환회로(130)로 출력한다.
디지털-아날로그 변환회로(130)는 카운터(110)의 디지털 출력신호에 응답하여 아날로그 전류(idac)로 변환한다. 전류 제어 드라이버(150)는 전류(idac)를 수신하여 입력신호(DATA)를 출력단(OUT)으로 드라이빙한다.
또한, 제 2예(CASE Ⅱ)로서 외부 부하(CL)가 50pf인 경우 출력단(OUT)의 전압이 소정의 기준전압(Vref)에 도달하는데 50 클락(CLK) 사이클이 필요하다고 가정하면, 검출회로(170)는 50 클락(CLK) 사이클 후에 제 1상태의 제어신호(H_Mode)를 출력한다.
스위칭 회로(230)는 제 1상태의 제어신호(H_Mode)에 응답하여 비활성화되므로, 전하펌프 회로(190)는 비활성화된다. 이때 카운터(110)는 제 1상태의 제어신어 (H_Mode)에 응답하여 50클락(CLK) 사이클을 계수하고, 50 클락(CLK) 사이클에 상응하는 N비트의 신호를 디지털-아날로그 변환회로(130)로 출력한다.
디지털-아날로그 변환회로(130)는 카운터(110)의 출력신호에 응답하여 전류(idac)로 변환한다. 전류 제어 드라이버(150)는 전류(idac)를 수신하여 입력신호(DATA)를 출력단(OUT)으로 드라이빙한다.
디지털-아날로그 변환회로(130)는 카운터(110)의 출력신호에 비례하여 아날로그 신호, 예컨대 전류(idac)를 출력한다. 또한, 전류 제어 드라이버(150)는 디지털-아날로그 변환회로(130)의 출력신호(idac)에 비례하여 입력신호(DATA)의 드라이빙능력을 증가시킨다.
위의 예에서 출력단(OUT)에 50pf의 외부 전하(CL)가 접속되는 경우의 전류(idac)는 출력단(OUT)에 20pf의 외부 전하(CL)가 접속되는 경우의 전류(idac)보다 크므로, 50pf의 외부 전하(CL)를 드라이빙하는 경우의 전류 제어 드라이버 (150)의 드라이빙 능력은 20pf의 외부 전하(CL)를 드라이빙하는 경우의 전류 제어 드라이버(150)의 드라이빙 능력보다 크다.
따라서 본 발명의 실시예에 따른 디지털 제어 부하 적응형 드라이버(100)는 전하 펌프회로(190)와 카운터(110)를 통하여 외부 부하(CL)의 커패시턴스를 측정하고 카운터(110)의 계수 값에 따라 전류 제어 드라이버(150)의 입력신호(DATA)의 드라이빙 능력을 가변시킬 수 있으므로, 외부 부하(CL)의 변동에 무관하게 일정한 상승 시간(rising time) 및 하강 시간(falling time)을 가질 수 있다.
또한, 디지털 제어 부하 적응형 드라이버(100)는 일정한 입력신호(DATA)의 출력속도를 만족시키면서 출력단(OUT)에 접속되는 외부 부하(CL)를 구동할 수 있으며, 외부 부하를 자동적으로 감지하여 전류 제어 드라이버(150)의 전류 구동능력을 스스로 조절하는 장점이 있다.
그리고, 외부 부하의 값에 따라 전류 구동 능력이 적절히 조절되므로 디지털 제어 부하 적응형 드라이버(100)를 정확하게 제어할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 디지털 제어 부하 적응형 드라이버는 일정한 입력신호의 출력속도를 만족시키면서 출력단에 접속되는 외부 부하를 구동할 수 있으며, 외부 부하를 자동적으로 감지하여 전류 구동능력을 스스로 조절하는 장점이 있다.
그리고, 외부 부하의 값에 따라 디지털 제어 부하 적응형 드라이버의 전류 구동 능력이 적절히 조절되므로 디지털 제어 부하 적응형 드라이버를 정확하게 제어할 수 있는 장점이 있다.

Claims (16)

  1. 미지의 부하가 접속되는 출력단의 전압을 감지하는 부하 감지회로; 및
    상기 부하 감지회로의 출력신호에 응답하여 상기 부하를 디지털적으로 측정하고, 측정된 부하에 응답하여 입력신호를 구동하는 구동전류가 제어되는 제어 드라이버를 구비하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  2. 제 1항에 있어서, 상기 디지털 제어 부하 적응형 드라이버는,
    클락 신호에 응답하여 소정의 전류를 상기 출력단으로 공급하는 전하 펌프회로를 더 구비하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  3. 제 2항에 있어서, 상기 제어 드라이버는,
    상기 클락에 응답하여 상기 클락의 개수를 계수하고, 상기 클락의 개수에 상응하는 디지털 신호를 출력하는 카운팅 회로;
    상기 디지털 신호를 상기 구동전류로 변환하는 디지털-아날로그 변환회로; 및
    상기 구동전류에 응답하여 입력되는 데이터를 상기 출력단으로 구동하는 드라이버 회로를 구비하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  4. 제 2항에 있어서, 상기 부하 감지회로는,
    소정의 기준전압을 발생하는 기준전압 발생기; 및
    상기 기준전압과 상기 출력단의 전압을 비교하고, 그 비교를 출력하는 비교회로를 구비하며,
    제 1상태의 상기 비교회로의 출력신호에 응답하여 상기 전하 펌프가 비활성화되는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  5. 제 3항에 있어서, 상기 카운팅 회로는,
    제 1상태의 상기 부하 감지회로의 출력신호에 응답하여 상기 디지털 신호를 상기 디지털-아날로그 변환회로로 출력하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  6. 제 3항에 있어서, 상기 카운팅 회로는 리셋신호에 응답하여 리셋되고, 상기 출력단은 상기 리셋신호에 응답하여 초기화되는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  7. 클락에 응답하여 미지의 부하가 접속되는 출력단으로 충전전류를 공급하는 전하펌프회로;
    수신되는 상기 클락의 개수에 계수하고, 계수된 상기 클락의 개수에 상응하는 제 1신호를 출력하는 카운터;
    상기 제 1신호에 응답하여 입력되는 입력신호의 구동능력을 제어하는 드라이버; 및
    상기 출력단의 전압과 소정의 기준전압을 비교하여 그 비교결과에 따라 상기 카운터 및 상기 전하펌프회로의 동작을 제어하는 제어신호를 발생하는 제어신호 발생회로를 구비하며,
    제 1상태의 상기 제어신호에 응답하여 상기 전하 펌프회로가 비활성화되고, 상기 제 1신호를 상기 드라이버로 출력하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  8. 제 7항에 있어서, 상기 드라이버는,
    N비트인 상기 제 1신호를 아날로그 신호로 변환하는 변환회로; 및
    상기 변환회로의 출력신호에 응답하여 상기 입력신호의 구동능력을 제어하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  9. 제 7항에 있어서, 상기 제어신호 발생회로는,
    소정의 기준전압을 발생하는 전압 발생회로; 및
    상기 기준전압과 상기 출력단의 전압을 비교하여, 상기 출력단의 전압이 상기 기준전압보다 높은/낮은 경우, 상기 제 1상태의 제어신호를 출력하는 비교회로를 구비하는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  10. 제 7항에 있어서, 상기 카운터는 리셋 신호에 응답하여 리셋되고, 상기 출력단은 상기 리셋신호에 응답하여 접지전압으로 풀-다운되는 것을 특징으로 하는 디지털 제어 부하 적응형 드라이버.
  11. 출력단에 접속되는 미지의 부하를 디지털적으로 감지하여 부하 적응형 드라이버의 데이터 구동능력을 자동적으로 조절하는 방법에 있어서,
    (a) 상기 출력단의 전압을 감지하여 제어신호를 출력하는 단계; 및
    (b) 상기 부하를 디지털적으로 측정하고, 상기 제어신호에 응답하여 측정된 부하에 상응하는 입력신호를 구동하는 구동전류를 제어하여 상기 데이터를 상기 출력단으로 구동하는 단계를 구비하는 것을 특징으로 하는 부하 적응형 드라이버의 구동능력 조절 방법.
  12. 제 11항에 있어서, 상기 부하 적응형 드라이버의 구동능력 조절 방법은,
    (c) 클락 신호에 응답하여 소정의 전류를 상기 출력단으로 공급하는 단계를 더 구비하는 것을 특징으로 하는 부하 적응형 드라이버의 구동능력 조절 방법
  13. 제 12항에 있어서, 상기 (b)단계는,
    (b1) 상기 클락에 응답하여 상기 클락의 개수를 계수하고, 상기 클락의 개수에 상응하는 디지털 신호를 출력하는 단계;
    (b2) 상기 디지털 신호를 상기 구동전류로 변환하는 단계; 및
    (b3) 상기 구동전류에 응답하여 상기 데이터를 상기 출력단으로 구동하는 단계를 구비하는 것을 특징으로 하는 부하 적응형 드라이버의 구동능력 조절 방법.
  14. 제 12항에 있어서, 상기 (a)단계는,
    (a1) 소정의 기준전압을 발생하는 단계; 및
    (a2) 상기 기준전압과 상기 출력단의 전압을 비교하고, 그 비교를 출력하는 단계를 구비하며,
    제 1상태의 상기 비교회로의 출력신호에 응답하여 상기 (c)단계의 소정의 전류를 상기 출력단으로 공급하지 않는 것을 특징으로 부하 적응형 드라이버의 구동능력 조절 방법.
  15. 제 13항에 있어서, 상기 (b1)단계는,
    제 1상태(H)의 상기 부하 감지회로의 출력신호에 응답하여 상기 디지털 신호를 출력하는 것을 특징으로 하는 부하 적응형 드라이버의 구동능력 조절 방법.
  16. 제 13항에 있어서, 상기 (b1)단계는 리셋신호에 응답하여 초기화되고, 상기 출력단은 상기 리셋신호에 응답하여 초기화되는 것을 특징으로 하는 부하 적응형 드라이버의 구동능력 조절 방법.
KR10-2001-0036589A 2001-06-26 2001-06-26 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법 KR100442862B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0036589A KR100442862B1 (ko) 2001-06-26 2001-06-26 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
US10/073,471 US6703848B2 (en) 2001-06-26 2002-02-11 Digitally controlled adaptive driver for sensing capacitive load
JP2002114455A JP4007843B2 (ja) 2001-06-26 2002-04-17 デジタル的に制御される適応型ドライバ及びその駆動能力調節方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036589A KR100442862B1 (ko) 2001-06-26 2001-06-26 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법

Publications (2)

Publication Number Publication Date
KR20030000560A true KR20030000560A (ko) 2003-01-06
KR100442862B1 KR100442862B1 (ko) 2004-08-02

Family

ID=19711342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036589A KR100442862B1 (ko) 2001-06-26 2001-06-26 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법

Country Status (3)

Country Link
US (1) US6703848B2 (ko)
JP (1) JP4007843B2 (ko)
KR (1) KR100442862B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702388B1 (ko) * 2004-11-30 2007-04-02 김무중 카메라용 원격 조정대

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114084B2 (en) 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
JP4356003B2 (ja) * 2003-09-30 2009-11-04 アイシン精機株式会社 静電容量検出装置
US7222290B2 (en) * 2003-11-18 2007-05-22 Agere Systems Inc. Method and apparatus for receiver detection on a PCI-Express bus
US7990740B1 (en) * 2004-03-19 2011-08-02 Marvell International Ltd. Method and apparatus for controlling power factor correction
US7812576B2 (en) 2004-09-24 2010-10-12 Marvell World Trade Ltd. Power factor control systems and methods
US7062159B1 (en) * 2004-12-07 2006-06-13 Stmicroelectronics S.R.L. Device for correcting a digital estimate of an electric signal
DE602005016539D1 (de) * 2005-07-07 2009-10-22 St Microelectronics Srl Selbstanpassender Ausgangspuffer basierend auf Ladungsverteilung
US8330505B2 (en) 2011-03-31 2012-12-11 Analog Devices, Inc. Protection circuit for driving capacitive loads
US8629794B2 (en) * 2012-02-28 2014-01-14 Silicon Laboratories Inc. Integrated circuit and system including current-based communication
US9386370B2 (en) * 2013-09-04 2016-07-05 Knowles Electronics, Llc Slew rate control apparatus for digital microphones
US10060954B2 (en) * 2016-01-29 2018-08-28 Fairchilf Semiconductor Corporation Load capacitance determination circuitry and power supply control
JP6730835B2 (ja) * 2016-04-06 2020-07-29 ローム株式会社 過電流検出回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063146A (en) * 1975-05-22 1977-12-13 Reliance Electric Company Digital firing control for a converter
DE4233850C1 (de) * 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
US6130541A (en) * 1997-10-10 2000-10-10 International Microcircuits Inc. Adaptive driver with capacitive load sensing and method of operation
US6307385B1 (en) * 1997-12-30 2001-10-23 Vibrosystm, Inc. Capacitance measuring circuit for a capacitive sensor
KR100557981B1 (ko) 1999-02-05 2006-03-07 주식회사 하이닉스반도체 기판전압발생장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702388B1 (ko) * 2004-11-30 2007-04-02 김무중 카메라용 원격 조정대

Also Published As

Publication number Publication date
JP2003017995A (ja) 2003-01-17
US20020196035A1 (en) 2002-12-26
US6703848B2 (en) 2004-03-09
JP4007843B2 (ja) 2007-11-14
KR100442862B1 (ko) 2004-08-02

Similar Documents

Publication Publication Date Title
KR100442862B1 (ko) 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
US7190203B2 (en) Memory device having a duty ratio corrector
KR100300077B1 (ko) 가변 오실레이션 주기를 갖는 차지펌프회로
JP3076300B2 (ja) 出力バッファ回路
US4972101A (en) Noise reduction in CMOS driver using capacitor discharge to generate a control voltage
US7142028B2 (en) Clock duty ratio correction circuit
JPH08335830A (ja) 駆動電流調整機能付きバッファ回路
US7750703B2 (en) Duty cycle correcting circuit
EP0675601A1 (en) Circuit and method for enhancing logic transitions appearing on a line
KR100630349B1 (ko) 반도체 장치
US20040051391A1 (en) Adaptive, self-calibrating, low noise output driver
CN112583355A (zh) 高精度张弛振荡器
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
US6275019B1 (en) Absolute control of non overlap time in switch mode power controller output stages
KR20080051846A (ko) 반도체 메모리 장치의 클럭 생성 회로
US11961569B2 (en) Clock-generating circuit
JP7239373B2 (ja) 高電圧クロック生成回路
US11271551B2 (en) Level shifter
KR100399960B1 (ko) 펄스 발생기
JP2002313094A (ja) 信号保持回路
KR100370168B1 (ko) 비트라인 프리차지 회로
JP3091601B2 (ja) バッファ回路
JP2754552B2 (ja) コンパレータ
JP2002171164A (ja) 半導体装置の入力バッファ
JP2000036745A (ja) エンコーダ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee