JPS60218107A - シ−ケンスコントロ−ラ - Google Patents
シ−ケンスコントロ−ラInfo
- Publication number
- JPS60218107A JPS60218107A JP7419984A JP7419984A JPS60218107A JP S60218107 A JPS60218107 A JP S60218107A JP 7419984 A JP7419984 A JP 7419984A JP 7419984 A JP7419984 A JP 7419984A JP S60218107 A JPS60218107 A JP S60218107A
- Authority
- JP
- Japan
- Prior art keywords
- program
- block
- processing
- microprocessor
- jump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、入力されているプログラムを順次実行してい
くマイクロプロセッサを具備したシーケンスコントロー
ラに関するものである。
くマイクロプロセッサを具備したシーケンスコントロー
ラに関するものである。
［従来技術］
一般にマイクロブセッサを具備したシーケンスコントロ
ーラを動作させるプログラムとしてはリレーラダー回路
を用いるものが最も普及している。しかし、リレーラダ
ー回路はシーケンス制御の基本単位であるステップ（同
じタイミングで実行され′る動作のまとまり）単位の記
述や、制御対象に対する一連の制御処理ごとにステップ
をまとめたブロック単位の記述が困難であり、マイクロ
プロセッサを具備したシーケンスコントローラがプログ
ラムを処理する際に現在実行しているステップと次のス
テップを実行するための条件の判断のみを行って、他は
処理しなく最適処理をすることができないという欠点が
あった。
ーラを動作させるプログラムとしてはリレーラダー回路
を用いるものが最も普及している。しかし、リレーラダ
ー回路はシーケンス制御の基本単位であるステップ（同
じタイミングで実行され′る動作のまとまり）単位の記
述や、制御対象に対する一連の制御処理ごとにステップ
をまとめたブロック単位の記述が困難であり、マイクロ
プロセッサを具備したシーケンスコントローラがプログ
ラムを処理する際に現在実行しているステップと次のス
テップを実行するための条件の判断のみを行って、他は
処理しなく最適処理をすることができないという欠点が
あった。
［発明の概要］
本発明は上記の欠点を除去するためになされたものであ
り、シーケンス制御のプログラムをステップ単位に記述
でき、更に制御対象ごとにステップをまとめたブロック
単位の記述ができ、そのプログラムを処理する際に必要
最少限の最適化処理をすることができるシーケンスコン
トローラを提供することを目的としている。
り、シーケンス制御のプログラムをステップ単位に記述
でき、更に制御対象ごとにステップをまとめたブロック
単位の記述ができ、そのプログラムを処理する際に必要
最少限の最適化処理をすることができるシーケンスコン
トローラを提供することを目的としている。
［発明の実施例］
以下、本発明の実施例を図を用いて説明する。
第１図は」−記目的を達成するための本発明の主要な構
成を示すもので、図において、（１）はプログラムを作
成するＣＲＴ付プログラミング装置、（２）は作成され
たプログラムをインターフェース（３）を介して入力し
格納するプログラム格納ＲＡＭ 、 （４）は制御用Ｒ
ＯＭ 、 （５）は入力されているプログラムを順次実
行するプログラム処理用マイクロプロセッサである。し
かして、（６）と（７）は初期値としてブロック単位に
変換されたプログラムの該ブロックの先頭のジャンプ命
令をそのブロックの起動処理の番地にし、起動処理後の
次のジャンプ命令を次のブロックの先頭の番地とすべく
ジャンプテーブルを格納する制御用ＲＡＭと、該ジャツ
ブテーブルの内容に基づきジャツブ先のプログラムを入
れ換えるジャツブ先管理用マイクロプロセッサを示し、
これ□ら構成を備える本発明のシーケンスコントローラ
においては、シーケンス制御の基本単位であるステップ
単位（同じタイミングで実行される動作のまとまり）や
、制御対象に対する一連の処理ごとにステップをまとめ
たブロック単位にプログラムを作成することができ、そ
のプログラムをシーケンス制御の実行状態に応じて必要
最少限の処理をして実行するようになされている。
成を示すもので、図において、（１）はプログラムを作
成するＣＲＴ付プログラミング装置、（２）は作成され
たプログラムをインターフェース（３）を介して入力し
格納するプログラム格納ＲＡＭ 、 （４）は制御用Ｒ
ＯＭ 、 （５）は入力されているプログラムを順次実
行するプログラム処理用マイクロプロセッサである。し
かして、（６）と（７）は初期値としてブロック単位に
変換されたプログラムの該ブロックの先頭のジャンプ命
令をそのブロックの起動処理の番地にし、起動処理後の
次のジャンプ命令を次のブロックの先頭の番地とすべく
ジャンプテーブルを格納する制御用ＲＡＭと、該ジャツ
ブテーブルの内容に基づきジャツブ先のプログラムを入
れ換えるジャツブ先管理用マイクロプロセッサを示し、
これ□ら構成を備える本発明のシーケンスコントローラ
においては、シーケンス制御の基本単位であるステップ
単位（同じタイミングで実行される動作のまとまり）や
、制御対象に対する一連の処理ごとにステップをまとめ
たブロック単位にプログラムを作成することができ、そ
のプログラムをシーケンス制御の実行状態に応じて必要
最少限の処理をして実行するようになされている。
本実施例を詳述するに、まず、ステップ単位、ブロック
単位のプログラムの記述方法を第２図に示す。図中、（
８）はステップが実行される条件（移行条件と呼ぶ）
、 （８）はステップが実行される時の実行内容（ステ
ップ出力と呼ぶ）を表現する。このステ・ンプをつない
でシーケンス制御のプログラムを作成したものを第３図
に示す。第２図中の条件０が満たされると出力０が実行
されることにより、ステップ０の実行がなされ、次に条
件■が満たされると出力１が実行され、出力Ｏは実行さ
れなくなる（ステップ１の実行）。さらに条件２が実行
されると出力２が実行され、出力１は実行されなくなる
（ステップ２の実行）。このようにステップ単位に記述
したプログラムを制御対象ごとにブロックに分けて記述
した例を第４図に示す。第４図に示すようにステップ単
位、ブロック単位にシーケンスプログラムが記述される
と。
単位のプログラムの記述方法を第２図に示す。図中、（
８）はステップが実行される条件（移行条件と呼ぶ）
、 （８）はステップが実行される時の実行内容（ステ
ップ出力と呼ぶ）を表現する。このステ・ンプをつない
でシーケンス制御のプログラムを作成したものを第３図
に示す。第２図中の条件０が満たされると出力０が実行
されることにより、ステップ０の実行がなされ、次に条
件■が満たされると出力１が実行され、出力Ｏは実行さ
れなくなる（ステップ１の実行）。さらに条件２が実行
されると出力２が実行され、出力１は実行されなくなる
（ステップ２の実行）。このようにステップ単位に記述
したプログラムを制御対象ごとにブロックに分けて記述
した例を第４図に示す。第４図に示すようにステップ単
位、ブロック単位にシーケンスプログラムが記述される
と。
シーケンスコントローラのマイクロプロセッサがこのプ
ログラムを処理する際に以下に述べるような手順で最適
化処理をすることができる。
ログラムを処理する際に以下に述べるような手順で最適
化処理をすることができる。
すなわち、現在どのブロックが実行中であるかをメモリ
ーに記憶しておき、実行中のブロックについては更にど
のステップが実行中であるかもメモリーに記憶しておい
て、マイクロプロセッサは実行中のステップの出力の処
理と次のステップへの移行条件が満たされているかの判
断の処理だけを行う。移行条件が満たされていれば、次
のステップへ移行したことをメモリーに記憶し、前のス
テップの処理は中止するようにする。
ーに記憶しておき、実行中のブロックについては更にど
のステップが実行中であるかもメモリーに記憶しておい
て、マイクロプロセッサは実行中のステップの出力の処
理と次のステップへの移行条件が満たされているかの判
断の処理だけを行う。移行条件が満たされていれば、次
のステップへ移行したことをメモリーに記憶し、前のス
テップの処理は中止するようにする。
このような処理プログラムを現在一般に普及しているリ
レーラダー回路と比較して説明すると、第５図は現在一
般に普及しているリレーラダー回路の例であるが、この
プログラムをマイクロプロセッサが処理する際、従来例
としては全部のプログラムを順次処理して、 ＥＮＤま
で処理すると先頭に戻って最初から処理をしている。こ
れに対し、第６図は本発明によるステップ単位、ブロッ
ク単位の記述から変換されたプログラムの例で、この第
６図のプログラムを第１図のシーケンコントローラにお
いて次のような処理を行う。すなわち第１図の制御用Ｒ
ＡＭ （Ｅｌ）中に第７図に示すジャンプテーブルを作
成しておき、初期値として各々のブロックの先頭のジャ
ンプ命令はそのブロックの起動処理（ブロックが実行さ
れるかどうかの判断を行う処理）の番地にして、起動処
理後の次のジャツブは、次のブロックの先頭の番地にし
ておく。他のテーブルは初期化しない。この状態で、第
１図のプログラム処理用のマイクロプロセッサ（５）が
プログラムをＥＮＤまで実行していく間に、ジャンプ先
管理用のマイクロプロセッサ（７）が実行されるブロッ
クについては、各々のブロックの先頭のジャツブ命令の
飛び先を各々のプロ、ンクのステップＯの処理プログラ
ムの番地に入れかえ、そのステップＯに処理後のジャ５
．プ命令の飛び先を次のブロックの先頭の番地にし、実
行されないブロックについてはジャンプテーブルはその
ままにする。ジャンプ先の入れ換わったプログラムを再
びプログラム処理用のマイクロプロセッサ（５）が処理
し、実行されるステップが次に移行する場合は、ジャン
プ先管理用のマイクロプロセッサ（７）がジャンプ先を
入れ換える。このようにして、プログラムの最適化処理
を行うことができるので、従来のりレーラダー回路でプ
ログラムを作成して動作させるシーケンスコントローラ
よりも高速な処理をすることができるようになる。この
処理のうち、ブロックガ実行されるかどうかの判断や実
行ステップが次のステップへ移行するかどうかの判断は
、ブロックが実行される条件やス結果が１ならば条件が
成立したとしてメモリーに記憶すればよい。
レーラダー回路と比較して説明すると、第５図は現在一
般に普及しているリレーラダー回路の例であるが、この
プログラムをマイクロプロセッサが処理する際、従来例
としては全部のプログラムを順次処理して、 ＥＮＤま
で処理すると先頭に戻って最初から処理をしている。こ
れに対し、第６図は本発明によるステップ単位、ブロッ
ク単位の記述から変換されたプログラムの例で、この第
６図のプログラムを第１図のシーケンコントローラにお
いて次のような処理を行う。すなわち第１図の制御用Ｒ
ＡＭ （Ｅｌ）中に第７図に示すジャンプテーブルを作
成しておき、初期値として各々のブロックの先頭のジャ
ンプ命令はそのブロックの起動処理（ブロックが実行さ
れるかどうかの判断を行う処理）の番地にして、起動処
理後の次のジャツブは、次のブロックの先頭の番地にし
ておく。他のテーブルは初期化しない。この状態で、第
１図のプログラム処理用のマイクロプロセッサ（５）が
プログラムをＥＮＤまで実行していく間に、ジャンプ先
管理用のマイクロプロセッサ（７）が実行されるブロッ
クについては、各々のブロックの先頭のジャツブ命令の
飛び先を各々のプロ、ンクのステップＯの処理プログラ
ムの番地に入れかえ、そのステップＯに処理後のジャ５
．プ命令の飛び先を次のブロックの先頭の番地にし、実
行されないブロックについてはジャンプテーブルはその
ままにする。ジャンプ先の入れ換わったプログラムを再
びプログラム処理用のマイクロプロセッサ（５）が処理
し、実行されるステップが次に移行する場合は、ジャン
プ先管理用のマイクロプロセッサ（７）がジャンプ先を
入れ換える。このようにして、プログラムの最適化処理
を行うことができるので、従来のりレーラダー回路でプ
ログラムを作成して動作させるシーケンスコントローラ
よりも高速な処理をすることができるようになる。この
処理のうち、ブロックガ実行されるかどうかの判断や実
行ステップが次のステップへ移行するかどうかの判断は
、ブロックが実行される条件やス結果が１ならば条件が
成立したとしてメモリーに記憶すればよい。
［発明の効果］
以上のように本発明によれば、シーケンス制御のプログ
ラムをステップ単位に記述でき、更に制御対象ごとにス
テップをまとめたブロック単位の記述ができることにな
り、したがってそのプログラムを処理する際は実行状態
に応じて必要最少限の処理をすることができることにな
るという効果を奏する。
ラムをステップ単位に記述でき、更に制御対象ごとにス
テップをまとめたブロック単位の記述ができることにな
り、したがってそのプログラムを処理する際は実行状態
に応じて必要最少限の処理をすることができることにな
るという効果を奏する。
第１図はプログラムを処理する本発明の一実施例による
シーケンスコントローラの構成図、第２図は本発明にお
けるシーケンスプログラムの一ステップの記述例示図、
第３図は本発明におけるシーケンスプログラムのステッ
プ単位の記述例示図、第４図は本発明におけるシーケス
プログラムのステップ単位、ブロック単位の記述例示図
、第５図は従来のリレーラダー回路のプログラム例示図
、第６図は本発明によるステップ単位の記述、ブロック
単位の記述から変換された最適化プログラムの例示図、
第７図はジャンプ先管理用テーブルを示した説明図であ
る。 （５）・・・プログラム処理用マイロクプロセッサ、（
８）・・・制御用ＲＡＭ、 （７）・・・ジャンプ先管理用マイクロプロセッサ。 代理人 大 岩 増 雄 第１図 第２図 第３図 ステップＯステツｆｆ ステプデ２ 第４図 ス〒１７５り ステラフ０１ ’ａＯｂＯａｒべ註ｍ−−−−７’Ｏｖ７ Ｑステラフ
Ｏステラフｌ 〈〉−一−−−＜〉−一−−−り〉−−一−−フ＋ｏ−
ｙ７１ｃｏ ｄｏ ｃｒ ｄｔ Ｃｚ ｄｚ 第５図 第６図 ＨＯＪ（／／ｆＰ ブロフ７θめ＾４◆力処捏 スデフ７″ＯωｇＩＬ理 υＨＦ ステップ′１＃Ｉπ遁 （ＥＮＤ） ゲ０−ｙフ１つＢ重り（埋 第７図 １７−ド フ゛０７り１ ０
シーケンスコントローラの構成図、第２図は本発明にお
けるシーケンスプログラムの一ステップの記述例示図、
第３図は本発明におけるシーケンスプログラムのステッ
プ単位の記述例示図、第４図は本発明におけるシーケス
プログラムのステップ単位、ブロック単位の記述例示図
、第５図は従来のリレーラダー回路のプログラム例示図
、第６図は本発明によるステップ単位の記述、ブロック
単位の記述から変換された最適化プログラムの例示図、
第７図はジャンプ先管理用テーブルを示した説明図であ
る。 （５）・・・プログラム処理用マイロクプロセッサ、（
８）・・・制御用ＲＡＭ、 （７）・・・ジャンプ先管理用マイクロプロセッサ。 代理人 大 岩 増 雄 第１図 第２図 第３図 ステップＯステツｆｆ ステプデ２ 第４図 ス〒１７５り ステラフ０１ ’ａＯｂＯａｒべ註ｍ−−−−７’Ｏｖ７ Ｑステラフ
Ｏステラフｌ 〈〉−一−−−＜〉−一−−−り〉−−一−−フ＋ｏ−
ｙ７１ｃｏ ｄｏ ｃｒ ｄｔ Ｃｚ ｄｚ 第５図 第６図 ＨＯＪ（／／ｆＰ ブロフ７θめ＾４◆力処捏 スデフ７″ＯωｇＩＬ理 υＨＦ ステップ′１＃Ｉπ遁 （ＥＮＤ） ゲ０−ｙフ１つＢ重り（埋 第７図 １７−ド フ゛０７り１ ０
Claims (1)
- 入力されているプログラムを順次実行するプログラム処
理用マイクロプロセッサを具備したシーケンスコントロ
ーラにおいて、初期値としてブロック単位に変換された
プログラムの該ブロックの先頭のジャンプ命令をそのブ
ロックの起動処理の番地にし、起動処理後の次のジャン
プ命令を次のブロックの先頭の番地とすべくジャンプテ
ーブルを格納する制御用ＲＡＭと、該ジャツブテーブル
の内容に基づきジャツブ先のプログラムを入れ換えるジ
ャツブ先管理用マイクロプロセッサを備え、シーケンス
制御の基本単位であるステップ単位や制御対象に対する
一連の処理毎にステップをまとめたブロック単位にプロ
グラムを作成可能としたことを特徴とするシーケンスコ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7419984A JPS60218107A (ja) | 1984-04-13 | 1984-04-13 | シ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7419984A JPS60218107A (ja) | 1984-04-13 | 1984-04-13 | シ−ケンスコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60218107A true JPS60218107A (ja) | 1985-10-31 |
Family
ID=13540272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7419984A Pending JPS60218107A (ja) | 1984-04-13 | 1984-04-13 | シ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60218107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290707A (ja) * | 1985-10-16 | 1987-04-25 | Hitachi Ltd | シーケンス制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720807A (en) * | 1980-07-15 | 1982-02-03 | Hitachi Ltd | Sequence controller |
| JPS57136206A (en) * | 1981-02-17 | 1982-08-23 | Toshiba Corp | Sequence controller |
-
1984
- 1984-04-13 JP JP7419984A patent/JPS60218107A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720807A (en) * | 1980-07-15 | 1982-02-03 | Hitachi Ltd | Sequence controller |
| JPS57136206A (en) * | 1981-02-17 | 1982-08-23 | Toshiba Corp | Sequence controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290707A (ja) * | 1985-10-16 | 1987-04-25 | Hitachi Ltd | シーケンス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60218107A (ja) | シ−ケンスコントロ−ラ | |
| JPS605302A (ja) | シ−ケンスコントロ−ラのプログラム方法 | |
| JPS6091404A (ja) | 産業用ロボツト | |
| JPH0214335A (ja) | デバッガの割込み方式 | |
| JP2000242524A (ja) | プロセッサのソフトウエアシミュレータ | |
| JP3471388B2 (ja) | 補助処理装置 | |
| JPS6190209A (ja) | 可動体の教示操作時におけるｎｃデ−タ設定方法 | |
| JPH02163834A (ja) | マルチ・タスク処理方式 | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPH038021A (ja) | 機能実行方式 | |
| JPS6378255A (ja) | プログラムの実行システム | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JPH0588878A (ja) | Ｌｉｓｐ命令実行方式 | |
| JPH1195825A (ja) | 数値制御プログラムの実行方法 | |
| JPH0290301A (ja) | Ｐｃのモジュール構成変更方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH03232030A (ja) | 計算装置 | |
| JPS58142451A (ja) | 割込制御方式 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH0341518A (ja) | プログラムの呼出し方式 | |
| JPS63184136A (ja) | 最適化処理方式 | |
| JPS62245437A (ja) | 主記憶制御方式 | |
| JPS60117337A (ja) | プログラム変更方法 | |
| JPH0476602A (ja) | シーケンス制御装置 | |
| JPS6375830A (ja) | コマンド制御方式 |