JPS6378255A - プログラムの実行システム - Google Patents
プログラムの実行システムInfo
- Publication number
- JPS6378255A JPS6378255A JP61222679A JP22267986A JPS6378255A JP S6378255 A JPS6378255 A JP S6378255A JP 61222679 A JP61222679 A JP 61222679A JP 22267986 A JP22267986 A JP 22267986A JP S6378255 A JPS6378255 A JP S6378255A
- Authority
- JP
- Japan
- Prior art keywords
- program
- board
- area
- loaded
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムの実行システム、特にメモリ領域の
節約が図れ、作業を簡易化することができるプログラム
の実行システムに関する。
節約が図れ、作業を簡易化することができるプログラム
の実行システムに関する。
従来は一定のプログラムを実行するについて、ホストシ
ステムから送られるデータをｉ ／ Ｏボートドに５り
けられたＲＯＭ領域によって、全ての機能を実現するシ
ステムとなっていた。
ステムから送られるデータをｉ ／ Ｏボートドに５り
けられたＲＯＭ領域によって、全ての機能を実現するシ
ステムとなっていた。
しかしながら、この従来のプログラムの実行システムに
よると、ｉ ／ Ｏボード上には機能の実現に関してＲ
ＯＭ領域の存在しかなく、そのために、メモリ領域を制
限し、又、一度古き込まれた場合に、それを変更する場
合にはＲＯＭを変換しなければならない作業上の煩わし
さがあった。
よると、ｉ ／ Ｏボード上には機能の実現に関してＲ
ＯＭ領域の存在しかなく、そのために、メモリ領域を制
限し、又、一度古き込まれた場合に、それを変更する場
合にはＲＯＭを変換しなければならない作業上の煩わし
さがあった。
そこで、本発明は係る従来の技術の問題点に着目してな
されたもので、かかる問題点を解消して、プログラムの
実行時にｉ ／ Ｏボード側にダイナミックにそのプロ
グラムをシステム側より換えることを可能としてメモリ
領域の節約を図り、又、従前のように一度書き込みがな
され、それを変換する時にもＲＯＭを変換するという作
業を不要なものとすることができるプログラムの実行シ
ステムを提供することを目的としている。
されたもので、かかる問題点を解消して、プログラムの
実行時にｉ ／ Ｏボード側にダイナミックにそのプロ
グラムをシステム側より換えることを可能としてメモリ
領域の節約を図り、又、従前のように一度書き込みがな
され、それを変換する時にもＲＯＭを変換するという作
業を不要なものとすることができるプログラムの実行シ
ステムを提供することを目的としている。
〔問題点を解決しようとするための手段〕この目的を達
成するために、本発明に係るプログラムの実行システム
はｉ／○ボー１シ上のプログラム領域の基本制御を司る
領域としてＲＯＭ領域を、前記ｉ ／ Ｏボードの各種
機能を実現する領域としてＲＡＭ領域を設け、システム
より前記ＲＡＭ領域にプログラムをロードして、そのプ
ログラムをｉ ／ Ｏボード側で実行されることを特徴
をしている。
成するために、本発明に係るプログラムの実行システム
はｉ／○ボー１シ上のプログラム領域の基本制御を司る
領域としてＲＯＭ領域を、前記ｉ ／ Ｏボードの各種
機能を実現する領域としてＲＡＭ領域を設け、システム
より前記ＲＡＭ領域にプログラムをロードして、そのプ
ログラムをｉ ／ Ｏボード側で実行されることを特徴
をしている。
前記したようなプログラムの実行システムとすることに
よって、プログラムの実行時に、そのプログラムをダイ
ナミックにシステム側よりｉ１０ボード側に入れ換える
ことが可能となり、その分メモリ領域の節約を図れ、又
、一度書き込みが行なわれた後、それを変更するについ
てＲＯＭの変換という炬わしい作業は不要とすることが
できるのである。
よって、プログラムの実行時に、そのプログラムをダイ
ナミックにシステム側よりｉ１０ボード側に入れ換える
ことが可能となり、その分メモリ領域の節約を図れ、又
、一度書き込みが行なわれた後、それを変更するについ
てＲＯＭの変換という炬わしい作業は不要とすることが
できるのである。
次に、本発明の実施の一例を第１図及至第３図を参照し
て詳細に説明する。
て詳細に説明する。
第１図は本発明に係るプログラムの実行システムを表わ
すブロック図であり、図中１はホストシステムを示して
いる。このホストシステム１にはＣＰＵ２が搭載されて
おり、磁気ディスク″装置３及びその磁気ディスクから
のデータ転送が可能なメモリ４が設けられたものとなっ
ている。
すブロック図であり、図中１はホストシステムを示して
いる。このホストシステム１にはＣＰＵ２が搭載されて
おり、磁気ディスク″装置３及びその磁気ディスクから
のデータ転送が可能なメモリ４が設けられたものとなっ
ている。
一方、図中５はｉ ／ Ｏボードであり、このｉ１０ボ
ードにはディスク等と接続されるＩ１０ポート６、サブ
ＣＰＵ７、ＲＯＭ領域８及びＲＡＭ領゛ 域９が設けら
れている。このＲＯＭ領域８はｉ１０ボード５丘におけ
るプログラム領域の基本制御を司るものとされ、又、Ｒ
ＡＭ領域９はプログラム領域と作業エリアを包括し、ｉ
／ Ｏボード５における各種機能の実現を図るものと
されており、このｉ１０ボード５に対して、前記したホ
ストシステムｌのＣＰＵ２からＤＱＲが送り込まれると
、それを確認してから、ホストシステム１のメモリ４か
らプログラムがＲＡＭ領域９のプログラム領域ヘロード
されるものとなっている。
ードにはディスク等と接続されるＩ１０ポート６、サブ
ＣＰＵ７、ＲＯＭ領域８及びＲＡＭ領゛ 域９が設けら
れている。このＲＯＭ領域８はｉ１０ボード５丘におけ
るプログラム領域の基本制御を司るものとされ、又、Ｒ
ＡＭ領域９はプログラム領域と作業エリアを包括し、ｉ
／ Ｏボード５における各種機能の実現を図るものと
されており、このｉ１０ボード５に対して、前記したホ
ストシステムｌのＣＰＵ２からＤＱＲが送り込まれると
、それを確認してから、ホストシステム１のメモリ４か
らプログラムがＲＡＭ領域９のプログラム領域ヘロード
されるものとなっている。
又、第２図に示すのは前記したホストシステム１のフロ
ーチャート図であり、このホストシステム１における動
作は、まずホストシステムｌにおける電源がＯＮされて
からｉ ／ Ｏプログラムを転送か否かを判定し、否の
場合にはホスト処理され、再度ｉ１０プログラムを転送
か否かの判定を行なう。又、ｉ ／ Ｏプログラムの転
送を行なう場合には磁気ディスクからｉ ／ Ｏプログ
ラムをメモリ４にロードし、ｃｐｕによってｉ ／ Ｏ
ボード５に対してＤＱＲを出力する。その後にｉ１０プ
ログラムをｉ ／ Ｏボード５のＲＡＭ領域９にロード
するものとなっている。
ーチャート図であり、このホストシステム１における動
作は、まずホストシステムｌにおける電源がＯＮされて
からｉ ／ Ｏプログラムを転送か否かを判定し、否の
場合にはホスト処理され、再度ｉ１０プログラムを転送
か否かの判定を行なう。又、ｉ ／ Ｏプログラムの転
送を行なう場合には磁気ディスクからｉ ／ Ｏプログ
ラムをメモリ４にロードし、ｃｐｕによってｉ ／ Ｏ
ボード５に対してＤＱＲを出力する。その後にｉ１０プ
ログラムをｉ ／ Ｏボード５のＲＡＭ領域９にロード
するものとなっている。
更に、第３図として示すのはｉ１０ボード５のフローチ
ャート図であり、このｉ ／ Ｏボード５にあっては、
まずｉ ／ Ｏ処理を行なって後に、ＤＱＲの入力があ
るか否かを判定し、そのＤＱＲの入力がない場合は再度
スタート時点に戻ってｉ１０処理をやり直すことになる
。又、ＤＱＲの入力が確認されると、ホストシステム１
のメモリ４からプログラムをＲＡＭ領域９（プログラム
領域）へロードさせ、そのＲＡＭ領域９にロードされた
プログラムをｉ／○処理に組み込んで行くものとなって
いる。
ャート図であり、このｉ ／ Ｏボード５にあっては、
まずｉ ／ Ｏ処理を行なって後に、ＤＱＲの入力があ
るか否かを判定し、そのＤＱＲの入力がない場合は再度
スタート時点に戻ってｉ１０処理をやり直すことになる
。又、ＤＱＲの入力が確認されると、ホストシステム１
のメモリ４からプログラムをＲＡＭ領域９（プログラム
領域）へロードさせ、そのＲＡＭ領域９にロードされた
プログラムをｉ／○処理に組み込んで行くものとなって
いる。
上述したように本発明に係るプログラムの実行システム
によれば、従来のようにｉ ／ Ｏボード上のＲＯＭ領
域において機能をすべて実現するのに比べ、プログラム
の実行時にダイナミックにそのプログラムをホストシス
テム側から入れ換えることが可能となり、そのためにホ
ストシステムにおけるメモリ領域の節約を図ることがで
き、又、一度ｅＦき込まれたものを変更するについても
ＲＯＭを交換するという煩わしい作業を不要とすること
ができるものとなっている。
によれば、従来のようにｉ ／ Ｏボード上のＲＯＭ領
域において機能をすべて実現するのに比べ、プログラム
の実行時にダイナミックにそのプログラムをホストシス
テム側から入れ換えることが可能となり、そのためにホ
ストシステムにおけるメモリ領域の節約を図ることがで
き、又、一度ｅＦき込まれたものを変更するについても
ＲＯＭを交換するという煩わしい作業を不要とすること
ができるものとなっている。
第１図は本発明に係るプログラムの実行システムを表わ
す全体ブロック図、第２図は同ホストシステムのフロー
チャート図、第３図は同ｉ ／ ０ボードのフローチャ
ート図である。 ｌ・・・ホストシステム ？・・・ホストＣＰＵ３・・
・磁気ディスク装置 ４・・・メモリ５・・・ｉ ／
Ｏボード ６・・・Ｉ１０ポート７・・・サブＣＰＵ
８・・・ＲＯＭ領域９・・・ＲＡＭｆｆ１域 第２図 第３図
す全体ブロック図、第２図は同ホストシステムのフロー
チャート図、第３図は同ｉ ／ ０ボードのフローチャ
ート図である。 ｌ・・・ホストシステム ？・・・ホストＣＰＵ３・・
・磁気ディスク装置 ４・・・メモリ５・・・ｉ ／
Ｏボード ６・・・Ｉ１０ポート７・・・サブＣＰＵ
８・・・ＲＯＭ領域９・・・ＲＡＭｆｆ１域 第２図 第３図
Claims (1)
- ｉ／Ｏボード上のプログラム領域の基本制御を司る領域
としてＲＯＭ領域を、前記ｉ／Ｏボードの各種機能を実
現する領域としてＲＡＭ領域を各々設け、システムより
前記ＲＡＭ領域にプログラムをロードして、そのプログ
ラムをｉ／Ｏボード側で実行させることを特徴とするプ
ログラムの実行システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222679A JPS6378255A (ja) | 1986-09-20 | 1986-09-20 | プログラムの実行システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222679A JPS6378255A (ja) | 1986-09-20 | 1986-09-20 | プログラムの実行システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6378255A true JPS6378255A (ja) | 1988-04-08 |
Family
ID=16786223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222679A Pending JPS6378255A (ja) | 1986-09-20 | 1986-09-20 | プログラムの実行システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6378255A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498143A (en) * | 1978-01-20 | 1979-08-02 | Toshiba Corp | Communication control system |
| JPS58213350A (ja) * | 1982-06-04 | 1983-12-12 | Fujitsu Ltd | マイクロプログラムのロ−デイング方式 |
-
1986
- 1986-09-20 JP JP61222679A patent/JPS6378255A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498143A (en) * | 1978-01-20 | 1979-08-02 | Toshiba Corp | Communication control system |
| JPS58213350A (ja) * | 1982-06-04 | 1983-12-12 | Fujitsu Ltd | マイクロプログラムのロ−デイング方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPS6378255A (ja) | プログラムの実行システム | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPH03201032A (ja) | 演算処理装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS6148746B2 (ja) | ||
| JPH0341518A (ja) | プログラムの呼出し方式 | |
| JPS62137640A (ja) | インタプリタの実行制御方式 | |
| JPH0713920A (ja) | Ｄｍａ転送方法 | |
| JPH01113806A (ja) | シーケンス制御装置 | |
| JPH05233329A (ja) | マイクロコンピュータ | |
| JPH02137054A (ja) | 情報処理装置 | |
| JPS62248052A (ja) | 端末処理システム | |
| JPS63118966A (ja) | デ−タ転送制御装置 | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPH05204821A (ja) | 入出力処理装置 | |
| JPH0371307A (ja) | インテリジェントｉ／ｏモジュール | |
| JPS63155225A (ja) | 外部記憶制御装置 | |
| JPH0468439A (ja) | 情報処理装置 | |
| JPH0525334B2 (ja) | ||
| JPS63245712A (ja) | 外部記憶装置間のデ−タ転送制御方式 | |
| JPS6227844A (ja) | コンピユ−タプログラムのブ−トストラツプ方式 | |
| JPH03232030A (ja) | 計算装置 | |
| JPS63155241A (ja) | アドレス空間制御方式 |