JPH05204821A - 入出力処理装置 - Google Patents

Abstract

(57)【要約】 【目的】入出力処理装置のデータ転送制御用プロセッサ
の負荷の低減と実行処理体系の効率化を図り、より高性
能な入出力データ転送を提供する。 【構成】主記憶装置に格納されている論理アドレスで記
述された転送指令情報を絶対アドレスに変換するアドレ
ス変換プロセッサ４５と、アドレス変換プロセッサがア
ドレス変換を行う際に参照する主記憶装置に格納された
アドレス変換テーブルを格納するためのアドレス変換テ
ーブルエリア４３と、アドレス変換プロセッサによって
絶対アドレス記述に変換された転送指令情報を格納する
転送指令情報格納エリア４４を有し、データ転送プロセ
ッサ４１は、アドレス変換プロセッサ４５によって絶対
アドレス記述へ変換した転送指令情報を転送指令情報格
納エリア４４より読み出して、入出力データ転送を行う
ことを特徴とする入出力処理装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入出力処理装置、特に入
出力処理装置におけるアドレス変換制御方式に関する。

【０００２】

【従来の技術】演算処理装置が主記憶装置に格納する転
送指令情報は、通常、幾つかの入出力コマンドとそれに
対応するフラグ、カウント、アドレスで構成されてい
る。従来の入出力処理装置は、転送指令情報のアドレス
変換を行う場合、転送指令情報に含まれる一つの入出力
コマンドを実行する際に随時読みだし、その入出力コマ
ンドに付随した論理アドレスを入出力処理装置内のデー
タ転送プロセッサによってアドス変換を行っていた。

【０００３】

【発明が解決しようとする課題】上述した従来の入出力
処理装置では、転送指令情報の途中にアドレス変換で異
常となるアドレスがある場合でも、そのデータ転送を実
際に起動しないとアドレス異常を検出できない欠点があ
った。

【０００４】また、チャネル装置と周辺制御装置間のデ
ータ転送レートの高速化が図られ、一つの入出力処理装
置の配下に複数のチャネル装置が接続されるような場合
には、データ転送プロセッサに多大な負荷がかかり、デ
ータ転送制御やアドレス変換制御などの処理をしきれな
い場合がある。このような場合、チャネル装置と周辺制
御装置間のデータ転送ではオーバーランが発生し、その
結果周辺制御装置は入出力コマンドの再実行を要求する
ので、入出力転送システムとしての性能低下を招くとい
う欠点がある。

【０００５】また、すでに能力以上の負荷がデータ転送
プロセッサにかかっていた場合、再実行しても再びオー
バーランする可能性もあり、それはさらに大幅な性能の
低下にもつながるという欠点がある。

【０００６】本発明の目的は、入出力処理装置のデータ
転送プロセッサの負荷の低減を図り、データ転送起動前
に転送指令情報の異常を検出することと、データ転送起
動後のアドレス変換に要する処理時間の削除で、これら
によって効率の良い処理体系を構築し、オーバーランの
発生を減少させると共に、高性能な入出力データ転送を
提供する入出力処理装置である。

【０００７】

【課題を解決するための手段】本発明の装置は、主記憶
装置とチャネル装置に接続され、前記主記憶装置に格納
された転送指令情報に基ずき前記主記憶装置と前記チャ
ネル装置配下の入出力装置との間のデータ転送を行う入
出力処理装置において、入出力データ転送を制御するデ
ータ転送プロセッサと、前記主記憶装置に格納されてい
る論理アドレス記述された前記転送指令情報を、前記主
記憶装置に格納されているアドレス変換テーブルを基に
絶対アドレス記述に変換するアドレス変換プロセッサ
と、前記データ転送プロセッサの指示によって、前記ア
ドレス変換プロセッサに前記転送指令情報内の全ての論
理アドレスを物理アドレスへ変換させる手段と、前記ア
ドレス変換プロセッサによって絶対アドレス記述に変換
された全ての転送指令情報を格納する転送指令情報格納
エリアとを有し、前記データ転送プロセッサは、前記ア
ドレス変換プロセッサによって全て絶対アドレス記述へ
変換された転送指令情報を前記転送指令情報格納エリア
から読み出して、入出力データ転送を行うことを特徴と
する。

【０００８】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。

【０００９】図１は本発明によるデータ転送システムの
一実施例の構成を示すシステム構成図である。

【００１０】図において、１は演算処理装置であり、２
は主記憶装置であり、４は入出力処理装置である。演算
処理装置１と主記憶装置２と入出力処理装置４は、シス
テムバス３で接続されており、入出力処理装置４にはチ
ャネル装置５が接続されている。チャネル装置５は、入
出力インターフェイス６により周辺制御装置７と接続さ
れている。また、周辺制御装置７は、それぞれ入出力装
置と接続されている。

【００１１】入出力処理装置４において、４１はデータ
転送プロセッサであり、入出力データ転送の制御を行
う。また、４２はＤＭＡコントローラで主記憶装置２と
入出力装置８間のＤＭＡデータ転送を制御する。４５は
アドレス変換プロセッサであり、主記憶装置２に格納さ
れている論理アドレス記述された転送指令情報を絶対ア
ドレス記述に変換するプロセッサである。４３はアドレ
ス変換テーブルエリアで、アドレス変換プロセッサ４５
がより高速に処理できるように主記憶装置２に格納され
ているアドレス変換テーブルを格納するエリアである。
また、４４は転送指令格納エリアで、アドレス変換プロ
セッサ４５によって絶対アドレス記述に変換された転送
指令情報を格納するエリアである。

【００１２】以下に、このような入出力データ転送シス
テムにおける動作例について説明する。

【００１３】演算処理装置１は、主記憶装置２に転送指
令情報を書き込んだ後に、入出力処理装置４へ前記転送
指令情報に基づいたデータ転送の起動をかける。この際
に、主記憶装置２へ書き込んだ前記転送指令情報が、絶
対アドレス記述か論理アドレス記述かを入出力処理装置
４へ通知する。転送指令情報が論理アドレス記述である
ならば、入出力処理装置４は次のように動作する。

【００１４】入出力処理装置４のデータ転送プロセッサ
４１は、演算処理装置１からデータ転送の起動指示を受
けると、アドレス変換プロセッサ４５に主記憶装置２か
ら論理アドレス記述された転送指令情報を取り出し、ア
ドレス変換するように指示する。アドレス変換プロセッ
サ４５は、主記憶装置２から取り出した転送指令情報の
全ての論理アドレス記述を絶対アドレス記述に変換し、
変換エラー情報と共に転送指令格納エリア４４へ格納す
る。その後アドレス変換プロセッサ４５は、データ転送
プロセッサ４１へアドレス変換が終了したことを報告す
る。

【００１５】アドレス変換プロセッサ４５がアドレス変
換の際に参照するアドレス変換テーブルは、通常はアド
レス変換テーブルエリア４３のテーブルであるが、シス
テム起動時（主記憶装置２内のアドレス変換テーブルが
アドレス変換テーブルエリア４３に転送されていない
時）と、アドレス変換テーブルエリア４３の内容が無効
となった時（主記憶装置２内のアドレス変換テーブルが
更新された時）は、データ転送プロセッサの指示により
主記憶装置２に格納されたアドレス変換テーブルを用い
る。

【００１６】データ転送プロセッサ４１は、アドレス変
換プロセッサ４５よりアドレス変換終了の報告を受ける
と、転送指令格納エリア４４より変換エラー情報と絶対
アドレス化された転送指令情報を読み出す。転送指令格
納エリア４４より読み出した変換エラー情報にエラーが
検出されていない場合、データ転送プロセッサ４１は、
転送指令格納エリア４４より読み出した転送指令情報に
基づいてＤＭＡコントローラ４２にデータ転送の起動を
かける。

【００１７】ＤＭＡコントラーラ４２は、データ転送プ
ロセッサ４１からデータ転送の指示を受けると、指示内
容に従い主記憶装置２と入出力装置８との間のデータ転
送を行う。転送指令情報に従って一連のデータ転送が終
了したら、入出力処理装置４は、演算処理装置１に終了
報告を返す。

【００１８】また、転送指令格納エリア４４より読み出
した変換エラー情報にエラーが検出されていた場合、転
送指令情報に不正があるので、データ変換プロセッサ４
１は、ＤＭＡコントローラ４２にデータ転送の起動をか
けずに演算処理装置１に対して終了報告とアドレス変換
エラー情報を返す。

【００１９】本実施例の効果は、入出力処理装置にアド
レスエ変換プロセッサとアドレス変換テーブルを格納す
るエリアを設けたため、アドレス変換を高速に行うと同
時に、データ転送プロセッサの負荷の低減を図ることが
できることである。

【００２０】

【発明の効果】以上、説明したように本発明は、データ
転送起動前に、転送指令情報に含まれる全ての論理アド
レスを物理アドレスに一括して変換を行うため、アドレ
ス変換異常をデータ転送実行以前に検出することがで
き、転送指令情報に基づいたデータ転送を起動した後も
アドレス変換による処理時間が必要ないので、システム
の実行効率を高めることが可能となる。その結果オーバ
ーランの発生頻度を減少させ、入出力データ転送システ
ムの高性能化を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【符号の説明】

１ 演算処理装置 ２ 主記憶装置 ３ システムバス ４ 入出力処理装置 ４１ データ転送プロセッサ ４２ ＤＭＡコントローラ ４３ アドレス変換テーブルエリア ４４ 転送指令格納エリア ４５ アドレス変換プロセッサ ５ チャネル装置 ６ 入出力インターフェイス ７ 周辺制御装置 ８ 入出力装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主記憶装置とチャネル装置に接続され、
   前記主記憶装置に格納された転送指令情報に基ずき前記
   主記憶装置と前記チャネル装置配下の入出力装置との間
   のデータ転送を行う入出力処理装置において、 入出力データ転送を制御するデータ転送プロセッサと、 前記主記憶装置に格納されている論理アドレス記述され
   た前記転送指令情報を、前記主記憶装置に格納されてい
   るアドレス変換テーブルを基に絶対アドレス記述に変換
   するアドレス変換プロセッサと、 前記データ転送プロセッサの指示によって、前記アドレ
   ス変換プロセッサに前記転送指令情報内の全ての論理ア
   ドレスを物理アドレスへ変換させる手段と、 前記アドレス変換プロセッサによって絶対アドレス記述
   に変換された全ての転送指令情報を格納する転送指令情
   報格納エリアとを有し、 前記データ転送プロセッサは、前記アドレス変換プロセ
   ッサによって全て絶対アドレス記述へ変換された転送指
   令情報を前記転送指令情報格納エリアから読み出して、
   入出力データ転送を行うことを特徴とする入出力処理装
   置。
2. 【請求項２】 前記主記憶装置に格納された前記アドレ
   ス変換テーブルを格納するためのアドレス変換テーブル
   エリアを有し、 前記アドレス変換プロセッサが前記アドレス変換テーブ
   ルを参照する際に、前記アドレス変換テーブルエリアを
   参照することを特徴とする請求項１記載の入出力処理装
   置。