JPS63184136A - 最適化処理方式 - Google Patents

最適化処理方式

Info

Publication number
JPS63184136A
JPS63184136A JP1049387A JP1049387A JPS63184136A JP S63184136 A JPS63184136 A JP S63184136A JP 1049387 A JP1049387 A JP 1049387A JP 1049387 A JP1049387 A JP 1049387A JP S63184136 A JPS63184136 A JP S63184136A
Authority
JP
Japan
Prior art keywords
procedure
list
argument
parameter
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1049387A
Other languages
English (en)
Inventor
Tsuyoshi Mogi
茂木 強
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1049387A priority Critical patent/JPS63184136A/ja
Publication of JPS63184136A publication Critical patent/JPS63184136A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、言語処理系、特にいわゆるコンパイラの生
成するオブジェクト・プログラムの実行に関するもので
ある。
〔従来の技術〕
第3図は従来のオブジェクト・プログラムがロードされ
たメモ1JiRを示すブロック構成図である。図におい
て、1はメモリ、2はプログラム・コードを持つ手続き
(X’)、3は手続き(X)2に呼び出されるプログラ
ド・コードを待つ手続き(Y)、4は手続き(Y)3を
呼び出す手続きの呼出しコード、5は手続き(Y)3に
おける手続きのプロローグ・コード、6はパラメータの
参照コード、7は手続き(Y)3に渡される引数、8は
呼出しの時に作成される引数リスト、9は引数リスト8
のアドレスを保持するレジスタ、10は手続き(Y)3
に渡されたパラメータを指すパラメータ・リストである
第4図は、第3図のメモリ装置jこおける処理の流れを
示すフローチャートである。図!こおいて、11〜16
をステップである。第4図は、手続き(X)2が引数7
を引数として手続き(Y)3を呼び出す時の処理の流れ
を示している。
次に、上記第3図に示す従来のメモIJ i置の動作に
ついて、第4図を参照しながら説明する。プログラムの
実行中、手続きの呼出しコード4に制御が渡ると、第4
図に示すステップ11にて引数リスト8の作成処理が始
まる。ステップ11では引数7の内部データ又はアドレ
スを引数リスト8に格納する。
ステップ12では上記ステップ11で作成された引数リ
スト8の先頭アドレスをレジスタ9に格納する。以上で
呼出しのための準備が整い、ステップ13にて手続き(
Y)3における手続きのプロローグ・コード5に制御を
移す。手続き(Y)3に制御が渡ると、まず、ステップ
14にて手続きのプロローグ処理が行われる。ここでは
、通常レジスタの退避処理が行われる。ステップ15で
はレジスタ9を介して引数リスト8がそのままパラメー
タ・リスト10に複写される。この後に、パラメータを
参照するステップ16では、パラメータリスト10にパ
ラメータ(その実体は引数7)の内部データ又はアドレ
スが格納されているものとしてパラメータを参照するこ
とができる。
〔発明が解決しようとする問題点〕 上記のような従来のメモリ装置では、引数リスト8.パ
ラメータ・リスト10という全く1司−の内容のリスト
を用意しなければならず、このために、オブジェクト・
プログラムの実行時間及びメモリ容量などに冗長性があ
るという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、引数リストを省略]−ることJこより、オブジェ
クト・プログラムの実行速度の向上及び占有するメモリ
8量の節約を有する最適化処理方式を得ることを目的と
する。
〔問題点を解決するための手段〕
この発明に係る最適化処理方式は、言語処理系が生成し
たオブジェクト・プログラムの実行において、引数リス
トとパラメータ・リストとを同じ領域Zこ作成したもの
である。
〔作用〕
この発明の最適化処理方式Iこおいては、言語処理系が
生成したオブジェクト−プログラムの実行において、引
数リストとパラメーターリストとを同じ領域に作成する
ことにより、引数リストを省略でき、これにより、オブ
ジェクト−プロクラムの実行時間が速くなり、メモリの
占有領域も小さくできる。
〔実施例〕
第11はこの発明の一実施例である最適化処理方式を3
3用したオブジェクト・プロクラムがロードされたメモ
リ装Rを示すブロック構成図である。
図において、1はメモリ、2はプログラムーコードを持
つ+続き(X)、3は手挽き(X)2に呼び出すレルプ
ログラム・コード2持つ手続き(Y)、4は手続き(Y
)3を呼び出す手続きの呼出コード、5は手続き(Y)
3における手続きのプロローグ・コード、6はパラメー
タの参照コード、7は手続き(Y)3に渡される引数、
10は手続き(Y)3に渡されたパラメータを指すパラ
メータ・リストである。
第2図は、第1図のメモI7−装置4こおける処理の流
れを示すフローチャートである。図において、13.1
4.16.17はステップである。第2図は、手続き(
X)2が引数7を引数として手続き(Y)3を呼び出す
時の処理の流れを示している。
次に、上記第1図に示すこの発明の一実施例である最適
化処理方式を適用したメモリ装置の動作について、第2
図を参照しながら説明する。プログラムの実行中、手続
きの呼出しコード4に制御が渡ると、第2図に示すステ
ップ17では、引数7の内部データ又はアドレスをパラ
メータ・リスト10に直接格納する。以上で呼出しのた
めの準備が整い、ステップ13にて手続き(Y)3にお
ける手続きのプロローグ−コード5jこ制御を移す。
ステップ14では通常レジスタの退避処理などの手続き
のプロローグ処理が行われる。パラメーターリスト10
は既に完成しているので、上記従来方式におけるように
引数リスト8の裏写は行われない。この後に、パラメー
タを参照するステップ16では、ノぞラメータ・リスト
10にパラメータの内部データ又はアドレスが格納され
ているものとしてパラメータを参照することができる。
なお、上記実施例では、手続き(X)2と手続き(Y)
3が独ケの場合を示しでいるが、手続き(Y)3が手続
き(X)2の内部に含まれ一ζいる場合でも良い。
〔発明の効果〕
この発明は以上説明したとおり、最適化処理方式を適用
した言語処理系が生成したオブジェクト・プログラムの
実行において、引数リストとパラメータ・リストとを同
じ領域に作成することにより、引数リストを省略できる
ようにしたので、この種の従来方式と比べてオブジェク
ト・プログラムの実行時間が速くなり、メモリの占有領
域も小さくできるなどの優れた効果を奏するものである
【図面の簡単な説明】
第1図はこの発明の一実施例である最適化処理方式を1
厘用したオブジェクト拳プログラムがロードされたメモ
リ装置を示すブロック構成図、第2図は、第1図のメモ
リ装置に2ける処理の流れを示すフローチャート、第3
図は従来のオブジェクト−プログラムがロードされたメ
モリ装置を示すブロック構成図、第4図は、8g3図の
メモリ装置における処理の流れを示すフローチャートで
ある。 図において、1・・・メモリ、2・・・手続き(X)、
3・・・手続き(Y)、4・・・手続きの呼出しコード
、5・・・手続きのプロローグ・コード、6・・・パラ
メータの参照コード、7・・・引数、8・・・引数リス
ト、9・・・レジスタ、】0・・・パラメータ・リスト
、11〜17・・・ステップである。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 手続き及び引数という概念を持ったプログラミング言語
    を翻訳する言語処理系が生成したオブジェクト・プログ
    ラムの実行において、引数リストとパラメータ・リスト
    とを同じ領域に作成し、引数を持つ手続きの呼出しに対
    して、上記引数リストを省略できるようにしたことを特
    徴とする最適化処理方式。
JP1049387A 1987-01-20 1987-01-20 最適化処理方式 Pending JPS63184136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1049387A JPS63184136A (ja) 1987-01-20 1987-01-20 最適化処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1049387A JPS63184136A (ja) 1987-01-20 1987-01-20 最適化処理方式

Publications (1)

Publication Number Publication Date
JPS63184136A true JPS63184136A (ja) 1988-07-29

Family

ID=11751709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1049387A Pending JPS63184136A (ja) 1987-01-20 1987-01-20 最適化処理方式

Country Status (1)

Country Link
JP (1) JPS63184136A (ja)

Similar Documents

Publication Publication Date Title
JPH0437927A (ja) プロセッサの処理方法
JPS63184136A (ja) 最適化処理方式
EP0417916B1 (en) Procedure state descriptor system for digital data processors
JP2507791B2 (ja) デ―タ処理装置
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPH03182945A (ja) 主記憶内データ転送方式
JPS63163636A (ja) 並列処理実行方式
JPH0447337B2 (ja)
JPH04205430A (ja) プログラム実行制御装置
JPS62216042A (ja) デ−タ領域のメモリ割付方式
JPS6299802A (ja) I/o転送を高速化したプログラマブルシ−ケンスコントロ−ラ
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPH0433135A (ja) プログラムのデバッグ方式
JPH02211527A (ja) モジュール制御方式
JPH08328883A (ja) システムプログラム呼び出し方法
JPH0675757A (ja) 仮想空間常駐プログラムのリンク方式
JPH0566949A (ja) 関数定義コンパイルドコード呼出し方式
JPH02113336A (ja) 非同期例外捕獲方式
JPH04128936A (ja) プログラム実行環境切換え方式
JPH04323729A (ja) 手続きのアーギュメント/パラメータ引渡し方式
JPH04112389A (ja) データフロー型プロセッサ制御方式
JPH01185733A (ja) 入出力エミュレーション方式
JPS63282525A (ja) 実行形式プログラムファイルの修正方式
JPS6244841A (ja) 論理型プログラム実行制御方式
JPS63223923A (ja) プログラムカウンタ回路