JPS63163636A - 並列処理実行方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、並列処理実行方式に関し、特に高水市プログ
ラミング言語によって記述されたプログラムを処理する
計算機において、手続きまたは関数呼び出しにおけるパ
ラメタの並列処理に好適な並列処理実行方式に関する。

〔従来の技術〕

従来の装置は、特開昭５８−８３５８号公報。

同５８−８３５９号公報記載のように、開数型あるいは
作用的プログラミング言語に対する結合子を用いた処理
方式においては、これらの言語の特徴の一つである遅延
評価を非常に自然な形式を用いて実現されているが、逐
次処理を基礎とする処理方式となっていた。しかし、並
列処理を基礎とする遅延評価の方式については配慮され
ていなかった。

〔発明が解決しようとする間厘点〕

上記従来技術は、基本的に逐次処理の範囲で提案されて
いるので、関数の実引数の遅延評価に対する仕掛けは実
現されているが、実引数の並列処理に対しては、配慮さ
れていない。

本発明の目的は、このような従来の配慮されていない点
に鑑み、高水準プログラミング言語によって記述された
プログラムを処理する計算機において、関数または手続
きの実引数への適用、すなわち、関数または手続き呼び
出しに対して、それらの実引数の評価を並列に実行する
と共に、遅延評価も行える並列処理実行方式を提供する
ことにある。

〔問題点を解決するための手段］ 上記目的を達成するため、本発明では、高水市プログラ
ミング言語によって記述されたプログラムを処理する計
算機において、前記プログラムをコンパイルするときに
、前記プログラムに含まれるすべての関数または手続き
のパラメタに対し、各パラメタの完全／不完全の特性を
静的に解析し、その特性を示す識別−ｔｌ’ｌｌ報の記
録を、コンパイラの出力であるオブジェクト・プログラ
ムの中に、パラメタ記述子として埋め込み、実行時の関
数または手続き呼び出しの際の実引数の評価を、当該記
述子の完全／不完全情報に基づき、完全パラメタに対応
する実引数に対しては、その時点ですべてを並列に評価
し、不完全パラメタに対応する実引数に対しては、遅延
評価として残しておき、関数または手続き定義の中での
出現時に評価することに特徴がある。

ｒ作用〕 本発明においては、完全パラメグの解析は、コンパイル
時に行い、すべての関数または手続きのすべてのパラメ
タに対し、完全か不完全かの識別情報を有するパラメタ
記述子を作成する。実引数評価命令は、プログラムの実
行オブジェクトにおいて用いられ、コンパイル時に作成
されたパラメタ記述子に基づき、実引数の並列評価を実
行する６遅延評価命令は、プログラムの実行オブジェク
トにおいて用いられ、不完全パラメタの評価を実行する
。

〔実施例〕

以下、本発明の一実施例を、図面により詳細に説明する
。

まず１本発明の原理について説明する。

例えば、 ｆ（ｘ、　　ｙ、　　ｚ）　＝＝ｉｆｘｔｈｅｎｙｅｌ
ｓｅｚ　ユ・０）なるプログラムを考える。このプログ
ラムに対する関数呼出しをＥ　（ｅ　Ｈ＋　ｅ　＠　＋
　ｅ　ｓ　）とするとき、ｆの実引数ｅｌｌ　　ｅｉ＋
ｅｓを並列にすべて評価するとすると次の問題を生ずる
。

プログラム（＋）においては、ｙが２のどちらか一方の
値を必要とするので、それらに対応するｅ＋＋ｅ、を予
め評価しておくことは無駄となる。さらに、この時、た
とえば、ｅ、の評価を行うことにより、無限ループ、す
なわち、未定義計算を実行することになる可能性がある
としても、実際には、ｅ、に対応するＺの値は必要とし
ない場合もある。

上記の性質は、関数または手続きの定義となるプログラ
ムの特性に依存するもので、今、未定義値を土で表し、
任意の関数ｇ（ｐｌ、ｐ２．・・・。

ｐｎ）に対して、あるパラメタｐ、（１≦ｉ≦ｎ）が土
のとき、ｇ　（ｐｈ　、ｐｈ　、・・・＋ｐｎ）＝土と
なる場合、関数ｇは、ｐよにおいて完全であるといわれ
、その他の場合、ｇはｐ、において不完全であるといわ
れる。以下、前者のｐ、のことを完全パラメタ、後者の
ｐ、のことを不完全パラメタと呼ぶことにする、 パラメタ評価を効率良く実現するには、完全パラメタに
対応する実引数は、関数呼び出しの時点で評価すること
とし、不完全パラメタに対応する実引数は、遅延評価、
すなわち、関数定義の本体において必要となった時点で
評価することが必要となる。

この方式を実現するために、まず、プログラムのコンパ
イル時に、プログラムテキストを静的に解析し、そのプ
ログラムで定義されている関数のすべてのパラメタに対
して、完全が不完全かの識別を行い、その情報をパラメ
タ記述子として記録する。

次に、プログラムの実行オブジェクトにおいて、次のよ
うな関数呼び出しの実引数評価命令（Ｅ　ｅｖａｌ）と
バラメグの遅延評価命令（Ｌｅｖａｉ）を設ける。

コンパイル時に作成されたパラメタ記述子を参照し、完
全パラメタに対応する実引数に対しては、その時点です
べて１１・２価する。この評価は、並列処理計算機構を
活用し、それぞれの実引数の評価に対して、計算処理装
置を割当てる。その結果の値は、パラメグ記述子の該当
領域に格納する。一方、不完全パラメタに対応する実引
数に対しては、遅延評価のために、実引数のアドレス情
報をパラメタ記述子に設定する。

関数定義への制御の移動は、すべての実引数の処理が終
了した後に、作成したパラメタ記述子を渡すことによっ
て実行する。

遅延評価は、関数定義の本体中で、パラメタが出現した
時点で行い、遅延評価命令の動作は、関数呼び１ｆ３シ
において作成されたパラメタ記述子を参照して、不完全
パラメタの指示があれば、その時点で評価を実行する。

この評価は、そのパラメタが最初に出現したときのみ行
い、その後の出現に対しては、最初の評価で得られた値
を用いることができるようにする。

これよにり、パラメタの並列評価を実現することができ
る。なお、ここでの説明は、関数と同様。

手続きのパラメタに対してもそのまま当てはまるもので
ある。

第１図は、本発明の一実施例を示す並列処理装置の構成
図である。

第１図において、１は本装置の全体を制御する主プロセ
ツサユニット（ＭＩ’Ｌｌ）、２は各種データを格納す
る記憶装置（ＭＤ）、３は周辺装置（ＰＤ）、５．６は
各装置およびユニット間を接続するバスである。　７ａ
、７ｂ、・・・・、７ｎは高木ｉｊ３プログラミング言
語の手続きまたは関数定義に対して割り当てられる関数
プｂセッサ（Ｆ　Ｐ　：　Ｆｕｎｃｔｉｏｎａｌ　Ｐｒ
ｏｃｅｓｓｏｒ）、８ａ、８ｂ、・・−，８ｍは基本演
算処理を実行する基本演算プロセッサ（Ｅ　Ｐ　：　Ｅ
ｌｅｍｅｎｔａｒｙ　Ｐｒｏｃｅｓｓｏｒ）、４はＭＰ
Ｕ　１とＦＰ７ａ〜７ｎとＭＤ２とを接続するバス、９
はＦＰ７ａ　〜７ｎとＥＰ８ａ〜８ｍとを接続するルー
プバスである。

第２図は、第１図の関数プロセッサ（ＦＰ）の詳細偶成
図である。

第２図において、関数プロセッサ７は、パラメタ、ｌｆ
ｉ列化判定部２１．パラメタ実行制御部２２から１１カ
成され、パラメタ並列化判定部２工は実引数が、並列実
行可能であるかどうかを判定し、並列実行が可能であれ
ば、パラメタ実行制御部２２へ制御を渡す。パラメタ実
行制御部２２は、パラメタ記述子に基づき、実引数の計
算を抽出し、それを端本演算装置８に渡す。このように
、パラメタ並列化判定部２１によレバ複数個のパラメタ
を並列に評価できるかどうかの可否の判定を行うことに
よって、パラメタの並列処理を実行できる。

第３図は、基本演算プロセッサ（ＥＰ）の構成図である
。

第３図において、基本演算プロセッサ（ＥＰ）８は、制
御レジスタ、読出し専用記憶、演算回路から構成され、
和、差、積、除算などの基本演算を実行する。

なお、パラメタ並列化判定部２１．パラメタ実行制御部
２２は、それぞれＥＰ８のような制御レジスタ、読出し
専用記憶を有し、さらに作業用記憶域をも有しているも
のとする。

本装置の特徴は、プログラムの実行全体を制御するため
のＭＰＵＩ、関数作用を実行するＥＰ７（第２図）と、
基本演算を実行するＥＰ（第３図）の３階層のプロセッ
サを持つことである。この階層は、いわば、処理機能の
垂直分散処理を実現し、各階層はそれぞれの水平分散処
理を行うことで並列実行効率の向上を狙っている。

次に、上記構成を用いた計算処理方式の概略を述べる。

プログラムの例として、 ｆ　ｕｎｃ　ｒａｃ（ｎ　：　ｉｎｔｅｇｅｒ）＝　＝
ｉｆｎ＝＝ｏ　　ｔｈｅｎ　　１ ｅｌｓｅ　ｎ　Ｘｆａｃ（ｎ　−１）　ｅｎｄ　ｆなる
関数定義を考える。この関数定義の実行は、ＭＰＵ１に
制御されて、いずれかのＦＰが割り付けられる。ＦＰで
関数室ｆｉｆａｃの実行に際して必要となる基本演算＝
＝　（ｅｑｕａｌｉｔｙ）、　Ｘ　（ＩＩｌｕｌｔｉｐ
ｌｉｃａｔｉｏｎ）。

−（＋ｎ１ｎｕｓ）は、後述第６図に示すパケットの形
式に展開され、ＥＰで実行する。ＦＰとＥＰとを接続す
るループバス９上のパケット（後述第６図）は、′受信
先″、゛送信元゛、°演算子°、°データ値゛で構成す
る。゛受信先゛、゛送信元′には、ＦＰまたはＥＰの＝
一意的番号を用いる。

Ｆ　Ｉ）では、ｆａｃ自体やｉｆ　ｅ、　ｔｈｅｎ　ｅ
、　ｅｌｓｅｅ、の内部表現関数Ｃ０ｎｄ（ｅ＋＋８ｇ
＋ｅｊなどを実行する。

第４図は、ＥＰ７への指示記述子の例を示す図である。

これは、ＭＰＵ１からＥＰ７に対して出）Ｊされるもの
である。

第４図において、４０は指示記述子を示しており、指示
記述子４０は、受信先４１．送イ言元１１２゜内部表現
関数コード４４かユーザ定義関数アドレス４５かを示す
状態４３．内部表現関数コード４４、ユーザ定義関数ア
ドレス４５．パラメタリストアドレス４６の情報からな
る。

関数作用指示記述子４０は、手続きまたは関数呼び出し
く関数作用）時に作成し、呼び出した手続または関数の
本体に引渡すものである。このことを実行するための命
令を３つ１投ける。すなわち（１）Ｅ　ｅｖａｌ（Ｅ　
ａｇｅｒ　ｅｖａｌｕａｔｉｏｎ）命令、（２）　Ｉ、
　ｅｖａｌ（Ｌ　ａｚｙ　ｅｖａｌｕａｔｉｏｎ）命令
、（３）　Ａ　１ｌｏｃ／　Ｗａｉｔ命令である。

これらの命令は、（１）が第２図に示すＦＰのパラメタ
並列化判定部２１　、　（２）がＦＰのパラメタ実行制
御部２２．（３）がＭ　Ｉ）　Ｕ　１　、でそれぞれ実
行される。

第５図は、パラメタ記述子の例を示す図である。

これは、第１図に示すＭＤ２に設定される。

第５図において、５１はパラメタ記述子を示しており、
このパラメタ記述子５１には、呼び出す手続きまたは関
数のもつパラメタ数、そのパラメタ中、完全であるパラ
メタの数、各パラメタに対し、完全であるか、不完全で
あるかを示すフラグとそれに対応する実引数または値の
アドレスを示す領域より構成する。

一般に、パラメタ数、完全パラメタ数、完全／不完全フ
ラグは、コンパイル時に決定され、その値は、手続きま
たは関数毎に設けるパラメタ記述子に設定されている。

第６図は、基本演算プロセッサ（ＥＰ）への命令パケッ
トの構成図である。

第６図において、６１は受信先、６２は送信元。

６３は基本演算子、６４はデータ値である。

この命令パケットは、ＥＰ７からＥＰ８に対して出力さ
れ、ＥＰ８では設定された基本演算子に従って（′ａ算
を実行する。

以下、上記３つの命令について詳細に説明する。

第７図は、本実施例におけるＥｅｖａｌ命令の構成図で
ある。

第７図において、７１はＥｅｖａｌ命令コード、７２は
パラメタ記述子アドレス、７３は実引数アドレスリスト
のアドレスである。

本Ｅｅｖａｌ命令は、手続きまたは関数呼び出し時にお
いて、実引数の並列評価を実行するためのものである。

実引数が完全であるか、不完全であるかのフラグは、そ
の手続きまたは関数のパラメタ記述子として保持する。

呼び出し時には、パラメタ記述子のコピーを作成し、そ
のコピーのパラメタ記述子に、本Ｅ　ｅｖａｌ命令の結
果を設定する。

Ｅｅｖａｌ命令の第１オペランドには、パラメタ記述子
のアドレス７２を設定し、第２オペランドには実引数ア
ドレスリスト（後述第８図参照）のアドレス７３を設定
するものとする。

第８図は、実引数アドレスリストを示す図である。この
実引数アドレスレリストは実引数アドレスがｌ−ｎまで
、ＭＤ２に格納される。この実引数アドレスリストは、
パラメタ記述子の仮パラメタに対応して並べるものとす
る。

第９図は１本実施例におけるＬ　ｅｖａｌ命令の構成図
である。

第９図において、９１は　Ｌｅｖａｌ命令コード、９２
はパラメタ記述子アドレス、９３は仮パラメタ番号であ
る。

本Ｌｅｖａｌ命令は、手続きまたは関数の本体中で。

仮パラメタの評価が必要となったとき使用する。

仮パラメタの評価が必要となったとき、Ｌ　ｅｖａｌ命
令の第１オペランドには、パラメタ記述子のアドレス９
２を設定し、第２オペランドには、評価すべき仮パラメ
タの番号９３を設定する。

第１０図は、本実施例におけるＡ　１ｌｏｃ／　Ｗａｉ
ｔ命令の構成図である。

第１０図において、１０１はＡ　Ｉ　Ｉａｃ／　Ｗａｉ
　を命令コード、１０２は実引数アドレス、１０３はＷ
　ａ　ｉ　ｔフラグアドレス、１０４は値領域アドレス
である。

木Ａ］ｌｏｃ／Ｗａｉｔ命令には、評価すべき対象の実
引数アドレス１０２を第１オペランドに指定し、第２オ
ペランドの”ＴＶ　ａ　ｉ　ｔフラグ１０３をオンにし
、評価結果の値を格納する領域のアドレス１０４を第３
オペランドに設定する。

以下、本実施例の動作を、第１１図〜第１４図により詳
細に説明する。

第１１図は、第１図におけるＥＰ８の処理フローチャー
トである。

まず、ＥＰ７によって設定された基本演算子の種類（和
、差、積、除算など）を識別する（ステップ１１０１）
。その基本演算子に従って演算を実行する（ステップ１
１０２）。演算結果をパケットに組立てる（ステップ１
１０３）。

第１２図は、Ｅｅｖａｌ命令の処理実行フローチャート
である。このＥｅｖａｌ命令は、ＭＰＵ　１からの指示
によりＦＰ７が手続きまたは関数呼び出し時において、
実行される。

まず、第１オペランドよりパラメタ記述子を求める（ス
テップ１２０１）。次に、各パラメタに対して完全かど
うかを調べる（ステップ１２０２）。

すなわち、パラメタ記述子の対応する完全／不完全フラ
グに従って、実引数の評価を行うかどうかを決定する。

完全の場合は、完全フラグをもつ完全パラメタをすべて
評価するために、本命令は、それぞれの該当実引数に対
して、Ａ　１ｌｏｃ／　Ｗａｉｔ命令（第１０図参照）
を発行する（ステップ１２０３）。

Ａ　ｆｌｏｅ／　Ｗａｉｔ命令のＷ　ａ　ｉ　ｔが解除
になるまで待ち（ステップ１２０４）、評価結果を受は
取り、パラメタ記述子の中の対応する位置に、その値の
アレトスを設定する（ステップ゛１２０５）。

Ａ　１ｌｏｃ／　Ｗａｉｔ命令は、完全パラメタ数の示
す数だけ並行して発行することができる。値が戻されて
きた場合には、Ｗ　ａ　ｉ　ｔは解除となる。すべての
Ｗ　ａ　ｉ　ｔが解除されてから次の処理に進む。一般
に、次の処理は５手続きまたは関数本体の呼び出しを実
行する。不完全パラメタの場合には、遅延評価となり、
実引数のアドレスをパラメタ記述子の該当する位置に設
定する（ステップ１２０６）。

第１３図は、Ｌｅｖａｌ命令の処理実行フローチャート
である。このＬｅｖａｌ命令は、ＭＰＵＩからの指示に
よりＦＰ７が手続きまたは関数の本体内で、仮パラメタ
が必要になったとき、使用する。

まず、第２オペランドの仮パラメタ番号に対する記述子
を取出す（ステップ１３０１）。対応する仮パラメタが
完全フラグをもっているときには、その値を取り出して
返す（ステップ１３０６）。もし、不完全フラグをもっ
ているときには、この時点で、評価を実行するために、
Ａ　１ｌｏｃ／　Ｗａｉｔ命令（第１０図参照）を発行
する（ステップ１３０３）。

その結果を受は取ったならば、その値のアドレスをパラ
メタ記述子に設定すると共に、不完全フラグを完全フラ
グに変更する（ステップ１３０４゜１３０５）。完全フ
ラグの意味は、評価法であるとも解釈することにする。

本命令の意義は、遅延評価の候補となっている仮パラメ
タの評価を実行することにある。

第１４図は、Ａ　１ｌｏｃ／　Ｗａｉｔ命令の処理実行
フローチャートである。このＡ　１ｌｏｃ／　Ｗａｉｔ
命令はＦＰ７からＭ　Ｐ　Ｕ　ｌに対して出力され、命
令の実行は、下記のように行われる。

まず、Ａ　１ｌｏｃ／　Ｗａｉｔ命令を受けたＭＰＵＩ
は関数プロセッサ（ＦＰ）を確保し、第１オペランド（
実引数アドレス１０２）の実行を指示する（ステップ１
４０１）。次に実行結果を第３オペランド（（１ｉ１領
域アドレス１０４）の示すアドレスに設定する（ステッ
プ１４０２）。この設定後、Ｗ　ａ　ｉ　ｔフラグ１０
３を解除する（ステップ１４０３）。

このように１本実施例においては、従来の逐次処理を基
礎とする処理方式に対し、パラメタを並列に評価する命
令を設けて、完全パラメタはすべて評価し、不完全パラ
メタは遅延評価として残しておき、出現時に評価する並
列処理方式を採用しているので、遅延評価を有する関数
または手続きのプログラムを並列処理するのに有効であ
る６［発明の効果］ 以上説明したように１本発明によれば、高水嘔プログラ
ミング言語によって記述されたプログラムを処理する計
算機において、パラメタを並列に評価することを指示す
る命令を効率的に実現できるので、計算の並列性を最大
限に引き出し、計算機性能を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す並列処理装置の構成図
、第２図は第１図の関数プロセッサ（ＦＰ）の詳細構成
図、第３図は基本演算プロセッサ（ＥＰ）の構成図、第
４図は関数プロセッサへの指示記述子を示す図、第５図
はパラメタ記述子を示す図、第６図は基本演算プロセッ
サへの命令パケットの構成図、第７図は本発明の実施例
におけるＥｅｖａｌ命令の構成図、第８図は実引数アド
レスリストを示す図、第９図は本発明の実施例における
Ｌｅｖａｌ命令の構成図、第１０図はＡ　１ｌｏｃ／　
Ｗａｉｔ命令の構成図、第１１図はＥＰの処理フローチ
ャート、第１２図はＥｅｖａｌ命令の処理実行フローチ
ャート、第１３図はＬｅｖａｌ命令の処理実行フローチ
ャート、第１４図はＡ　１ｌｏｅ／　Ｗａｉｔ命令の処
理実行フローチャートである。 １、主プロセツサユニット（ＭＰＵ）、２：記憶袋ｒｆ
！ｌ（Ｍ　Ｄ　）、３　：　／７Ｊ辺装置？ｆｆ１（Ｐ
　Ｄ）、４．９：ループバス、５，６：バス、７　関数
プロセッサ（ＦＰ）、８：基本演算プロセッサ（ＥＰ）
。 第　　　　　１　　　　　図 第２図 第　　　　　３　　　　　図 第　　　　　４　　　　　図 第　　　　６　　　　図 第　　　　　７　　　　　図 第　　　　　８　　　　図 第　　　　　９　　　　　図 第　　　ｌ　Ｏ図 第　　　１２　　　図 第　　　１３　　　図 第　　　１４　　　図

Claims (1)

【特許請求の範囲】
1. １、高水準プログラミング言語によって記述されたプロ
   グラムを処理する計算機において、前記プログラムをコ
   ンパイルするときに、前記プログラムに含まれるすべて
   の関数または手続きのパラメタに対し、各パラメタの完
   全／不完全の特性を静的に解析し、その特性を示す識別
   情報の記録を、コンパイラの出力であるオブジェクト・
   プログラムの中に、パラメタ記述子として埋め込み、実
   行時の関数または手続き呼び出しの際の実引数の評価を
   、当該記述子の完全／不完全情報に基づき、完全パラメ
   タに対応する実引数に対しては、その時点ですべてを並
   列に評価し、不完全パラメタに対応する実引数に対して
   は、遅延評価として残しておき、関数または手続き定義
   の中での出現時に評価することを特徴とする並列処理実
   行方式。