JPH04205430A - プログラム実行制御装置 - Google Patents
プログラム実行制御装置Info
- Publication number
- JPH04205430A JPH04205430A JP33822890A JP33822890A JPH04205430A JP H04205430 A JPH04205430 A JP H04205430A JP 33822890 A JP33822890 A JP 33822890A JP 33822890 A JP33822890 A JP 33822890A JP H04205430 A JPH04205430 A JP H04205430A
- Authority
- JP
- Japan
- Prior art keywords
- program
- execution
- time
- executed
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000004048 modification Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
Landscapes
- Devices For Executing Special Programs (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータのコンパイラ型プログラムを実
行するためのプログラム実行制御装置に関するものであ
る。
行するためのプログラム実行制御装置に関するものであ
る。
従来の技術
第２図は従来のプログラム実行制御装置を示すブロック
図である。
図である。
第２図において、エディタ１はソースプログラム２を生
成し、コンパイラリンカ３は実行プログラム４を生成す
る。この実行プログラム４を実行するためにプログラム
実行制御装置５が設けられている。
成し、コンパイラリンカ３は実行プログラム４を生成す
る。この実行プログラム４を実行するためにプログラム
実行制御装置５が設けられている。
ソース言語を用いてエディタ１により書かれたソースプ
ログラム２は、コンパイラリンカ３によって機械語（ま
たは、これに近いプログラム）に翻訳すると共に、再配
置可能なコードからなる幾つかのオブジェクトプログラ
ムを集めてリンクする処理をし、実行プログラム４を生
成する。この実行プログラム４がプログラム実行制御装
置５によって実行される。
ログラム２は、コンパイラリンカ３によって機械語（ま
たは、これに近いプログラム）に翻訳すると共に、再配
置可能なコードからなる幾つかのオブジェクトプログラ
ムを集めてリンクする処理をし、実行プログラム４を生
成する。この実行プログラム４がプログラム実行制御装
置５によって実行される。
発明が解決しようとする課題
しかし、以上のような従来の構成では、実行プログラム
中に存在する処理の中でニブイト後期めての実行時だけ
意味を持ち、２回目以降は意味を持たない処理でも実行
の度に毎回実行され、高速にプログラム実行することが
できないという問題があった。
中に存在する処理の中でニブイト後期めての実行時だけ
意味を持ち、２回目以降は意味を持たない処理でも実行
の度に毎回実行され、高速にプログラム実行することが
できないという問題があった。
本発明は、上記のような従来の問題を解決するものであ
り、！味を持たない処理を実行する二となく、プログラ
ムの高速実行が可能なプログラム実行制御装置を提供す
ることを目的とす′本発明は、上記目的を達成するため
に、エディタ終了時にセットすると共に、プログラム実
行終了時にリセットが行われるソースプロクラム修正情
報レジスタと、このソースプログラム修正情報レジスタ
を参照してプログラム修正後２回目以降の実行である場
合には意味を持たない処理を実行しない処理手段とを備
えたものである。
り、！味を持たない処理を実行する二となく、プログラ
ムの高速実行が可能なプログラム実行制御装置を提供す
ることを目的とす′本発明は、上記目的を達成するため
に、エディタ終了時にセットすると共に、プログラム実
行終了時にリセットが行われるソースプロクラム修正情
報レジスタと、このソースプログラム修正情報レジスタ
を参照してプログラム修正後２回目以降の実行である場
合には意味を持たない処理を実行しない処理手段とを備
えたものである。
作用
したかって、本発明によれば、実行プログラムはソース
プログラム修正情報レジスタを参照してプログラム修正
後初めての実行か、２回目以降の実行かを知り、２回目
以降の実行であれば、無用な処理の省略によって修正後
初めでの実行よりも高速にプログラム実行することがで
きる。
プログラム修正情報レジスタを参照してプログラム修正
後初めての実行か、２回目以降の実行かを知り、２回目
以降の実行であれば、無用な処理の省略によって修正後
初めでの実行よりも高速にプログラム実行することがで
きる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるプログラム実行制御
装置を示すブロック図である。なお、本実施例において
は、上記第２図に示す従来例と同じ部分については同じ
符号を付してその説明を省略し、異なる構成について説
明する。
装置を示すブロック図である。なお、本実施例において
は、上記第２図に示す従来例と同じ部分については同じ
符号を付してその説明を省略し、異なる構成について説
明する。
本実施例の特徴とするところは、第１図に示すように、
上記従来例に加えてソースプログラム修正情報レジスタ
６を設け、エディタ１とプログラム実行制御装置５に接
続した点にある。
上記従来例に加えてソースプログラム修正情報レジスタ
６を設け、エディタ１とプログラム実行制御装置５に接
続した点にある。
この構成では、ニブイト終了時にエディタ１がソースプ
ロクラム修正情報レジスタ６をセットし、そのリセット
はプログラム実行終了時にプログラム実行制御装置５に
よってなされる。
ロクラム修正情報レジスタ６をセットし、そのリセット
はプログラム実行終了時にプログラム実行制御装置５に
よってなされる。
実行プログラム４は、ソースプログラム修正情報レジス
タ６を参照することにより、プログラム修正後初めての
実行であるか、２回目以降の実行であるかを知り、２回
目以降の実行であれば無用な処理の実行を省略する。
タ６を参照することにより、プログラム修正後初めての
実行であるか、２回目以降の実行であるかを知り、２回
目以降の実行であれば無用な処理の実行を省略する。
ここでいう無用な処理とは、パラメータのチエツクや実
行環境のチエツクなど、−度実行すれば２回目以降の実
行には不必要な処理を指し、プログラムの中ではサブル
ーチン化して記述し、２回目以降の実行ではこのサブル
ーチンを直ちにリターンするように記述する。
行環境のチエツクなど、−度実行すれば２回目以降の実
行には不必要な処理を指し、プログラムの中ではサブル
ーチン化して記述し、２回目以降の実行ではこのサブル
ーチンを直ちにリターンするように記述する。
このように、上記実施例によれば、ソースプログラム修
正情報レジスタ６を設けることにより、実行プログラム
４はソースプログラム修正情報レジスタ６を参照してプ
ログラム修正後初めての実行か、２回目以降の実行かを
知り、２回目以降の実行の場合には、無用な処理の省略
によって修正後初めての実行より高速にプログラム実行
を行うことができる。
正情報レジスタ６を設けることにより、実行プログラム
４はソースプログラム修正情報レジスタ６を参照してプ
ログラム修正後初めての実行か、２回目以降の実行かを
知り、２回目以降の実行の場合には、無用な処理の省略
によって修正後初めての実行より高速にプログラム実行
を行うことができる。
発明の詳細
な説明したように、本発明によれば、エディタ終了時に
セットすると共に、プログラム実行終了時にリセットが
行われるソースプログラム修正情報レジスタと、このソ
ースプログラム修正情報レジスタを参照してプログラム
修正後２回目以降の実行である場合には意味を持たない
処理を実行しない処理手段とを備えたので、２回目以降
の実行であれば、無用な処理の省略によって修正後初め
ての実行よりも高速にプログラム実行することができる
。したがって、高速にプログラム実行することが可能に
なる。
セットすると共に、プログラム実行終了時にリセットが
行われるソースプログラム修正情報レジスタと、このソ
ースプログラム修正情報レジスタを参照してプログラム
修正後２回目以降の実行である場合には意味を持たない
処理を実行しない処理手段とを備えたので、２回目以降
の実行であれば、無用な処理の省略によって修正後初め
ての実行よりも高速にプログラム実行することができる
。したがって、高速にプログラム実行することが可能に
なる。
第１図は本発明の一実施例におけるプログラム実行制御
装置を示すブロック図、第２図は従来のプログラム実行
装置を示すブロック図である。 ■・・・エディタ、２・・・ソースプログラム、３・・
・コンパイラリンカ、４・・・実行プログラム、５・・
・プログラム実行制御装置、６・・・ソースプログラム
修正情報レジスタ。 第１図 第２図
装置を示すブロック図、第２図は従来のプログラム実行
装置を示すブロック図である。 ■・・・エディタ、２・・・ソースプログラム、３・・
・コンパイラリンカ、４・・・実行プログラム、５・・
・プログラム実行制御装置、６・・・ソースプログラム
修正情報レジスタ。 第１図 第２図
Claims (1)
- エディタ終了時にセットすると共に、プログラム実行終
了時にリセットが行われるソースプログラム修正情報レ
ジスタと、このソースプログラム修正情報レジスタを参
照してプログラム修正後２回目以降の実行である場合に
は意味を持たない処理を実行しない処理手段とを備えた
ことを特徴とするプログラム実行制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33822890A JPH04205430A (ja) | 1990-11-30 | 1990-11-30 | プログラム実行制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33822890A JPH04205430A (ja) | 1990-11-30 | 1990-11-30 | プログラム実行制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04205430A true JPH04205430A (ja) | 1992-07-27 |
Family
ID=18316136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33822890A Pending JPH04205430A (ja) | 1990-11-30 | 1990-11-30 | プログラム実行制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04205430A (ja) |
-
1990
- 1990-11-30 JP JP33822890A patent/JPH04205430A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04205430A (ja) | プログラム実行制御装置 | |
| JP2002073370A (ja) | デバッグ支援装置およびその装置によるデバッグ方法 | |
| JPS605302A (ja) | シ−ケンスコントロ−ラのプログラム方法 | |
| JPH0358232A (ja) | プリプロセッサ呼び出し方式 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JP3140442B2 (ja) | データ処理装置 | |
| JPH0239332A (ja) | ソフトウェアブレーク方式 | |
| JPH01288931A (ja) | Ｐｌ／ｉプログラムのデバック方式 | |
| JPH0588878A (ja) | Ｌｉｓｐ命令実行方式 | |
| JPH03290739A (ja) | プログラムの動的解析方式 | |
| JPS63184136A (ja) | 最適化処理方式 | |
| JPH04112389A (ja) | データフロー型プロセッサ制御方式 | |
| JPH05143356A (ja) | コンパイラ装置 | |
| JPH0447337B2 (ja) | ||
| JPH06119203A (ja) | デバック行削除装置 | |
| JPH04178734A (ja) | プログラム言語処理装置 | |
| JPH0488438A (ja) | 高級言語による原始プログラムに対するデバッガの一命令実行方式 | |
| JPH04333146A (ja) | デバッグにおけるプログラムの実行制御方式 | |
| JPH0377140A (ja) | コンパイル装置 | |
| JPH03246734A (ja) | デバッガのジャンプ先アドレスチェック方法および装置 | |
| JPH01255938A (ja) | 割込み処理方式 | |
| JPH03242736A (ja) | 異常処理方式 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPH0743652B2 (ja) | 並列実行プログラム翻訳処理方式 |