JPS60193364A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60193364A JPS60193364A JP4964484A JP4964484A JPS60193364A JP S60193364 A JPS60193364 A JP S60193364A JP 4964484 A JP4964484 A JP 4964484A JP 4964484 A JP4964484 A JP 4964484A JP S60193364 A JPS60193364 A JP S60193364A
- Authority
- JP
- Japan
- Prior art keywords
- transparent body
- resin
- mold
- sealing resin
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 28
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 229920005992 thermoplastic resin Polymers 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000003825 pressing Methods 0.000 claims description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 2
- 239000004417 polycarbonate Substances 0.000 claims description 2
- 229920000515 polycarbonate Polymers 0.000 claims description 2
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半)、−フ体装置、とくに光消去可能なメモリ
ー素子やCOD、CPD等の固体撮像素子を封有し、透
明な窓を設けた樹脂封止型の半々゛i体装置とその製造
方法に関する。
ー素子やCOD、CPD等の固体撮像素子を封有し、透
明な窓を設けた樹脂封止型の半々゛i体装置とその製造
方法に関する。
従来例の構成とその問題点
光消去可能な半導体メモリー装置や固体撮像装置では、
コストダウンをねらって、透明な窓拐を封止樹脂ととも
に一体成型したパッケージを用いたものが現れている。
コストダウンをねらって、透明な窓拐を封止樹脂ととも
に一体成型したパッケージを用いたものが現れている。
従来、このような装置は第1図〜第3図に示すように、
まず半導体メモリー素子や固体撮像素子1を素子載置板
2上に固定し、素子上の電極とリード3とを金属細線4
で接続し、透明樹脂6を介して透明体6を接着し、透明
体の表面を封止金型7の内壁に押しあてた状態で封止樹
脂を注入し成型を行なっていた。この製造方法では透明
体表面を金型内壁に押しあてる際に、強すぎると石英や
アルミナガラスからなる透明体表面にキズがついたり破
損したりする。一方、押しあてる圧力が不十分だと封止
樹脂注入のとき透明体表面と金型内壁との隙間に封止樹
脂が入りこみ、透明体表面上に薄い樹脂膜を形成する。
まず半導体メモリー素子や固体撮像素子1を素子載置板
2上に固定し、素子上の電極とリード3とを金属細線4
で接続し、透明樹脂6を介して透明体6を接着し、透明
体の表面を封止金型7の内壁に押しあてた状態で封止樹
脂を注入し成型を行なっていた。この製造方法では透明
体表面を金型内壁に押しあてる際に、強すぎると石英や
アルミナガラスからなる透明体表面にキズがついたり破
損したりする。一方、押しあてる圧力が不十分だと封止
樹脂注入のとき透明体表面と金型内壁との隙間に封止樹
脂が入りこみ、透明体表面上に薄い樹脂膜を形成する。
この樹脂膜は後に機械的に除去しなければならず煩雑で
あるうえ、透明体表面がキズつけられるおそれがある。
あるうえ、透明体表面がキズつけられるおそれがある。
したがって製品の製造歩留りを維持するには封止におけ
る透明体表面と金型内壁との圧着状態を非常に厳密にコ
ントロールしなければいけない。
る透明体表面と金型内壁との圧着状態を非常に厳密にコ
ントロールしなければいけない。
このことは、リードフレームや透明体の寸法および透明
体を半導体素子表面に接着する工程に対し、非常な高精
度を要求することになり、コストアップやスループット
の低下をまねく。
体を半導体素子表面に接着する工程に対し、非常な高精
度を要求することになり、コストアップやスループット
の低下をまねく。
発明の目的
本発明は上に述べたような従来の装置および製造方法に
見られた問題点を解消し、安定、高品質で、かつ、製造
性のよい半導体装置とその製造方法を提供することを目
的とする。
見られた問題点を解消し、安定、高品質で、かつ、製造
性のよい半導体装置とその製造方法を提供することを目
的とする。
発明の構成
本発明は第1に、半導体素子表面上に透明体を設け、こ
の透明体表面周縁部に環状に凸部が形成され、この環状
凸部が熱可塑性樹脂である半導体装置であり第2に、そ
の製造方法としては樹脂外回部形成の際に透明体表面の
環状凸部を金型内壁に押しあてて軟化密着させた状態で
封止樹脂を注入硬化させる工程を特徴としており、これ
らの構造と製造方法により、透明体表面にキズが入った
り封止樹脂の薄い膜ができることがなくなる。
の透明体表面周縁部に環状に凸部が形成され、この環状
凸部が熱可塑性樹脂である半導体装置であり第2に、そ
の製造方法としては樹脂外回部形成の際に透明体表面の
環状凸部を金型内壁に押しあてて軟化密着させた状態で
封止樹脂を注入硬化させる工程を特徴としており、これ
らの構造と製造方法により、透明体表面にキズが入った
り封止樹脂の薄い膜ができることがなくなる。
実施例の説明
第4図〜第7図を用いて本発明の詳細な説明するUまず
第4図の外観図に示すような表面周縁部に熱可塑性樹脂
でできた環状凸部を有する透明体6を用意する。本実施
例ではポリメチルメタクリレートもしくはポリカーボネ
ートを成型したものを用いた。まだ透明体自体は石英、
アルミナガラス等の無機材料で平板をつくり、その表面
に熱可塑性樹脂でつくった環状枠体を接着して第4図の
ような構造としてもよい。このような透明体を半導体素
子表面に透明樹脂で接着すれば第5図のようになる。次
に第6図に示すように透明体6を金型7内壁に押しあて
、環状凸部を金型の温度(150℃〜190℃)で軟化
させ金型内壁に、密着させた状態で封止樹脂を注入硬化
させる。金型の温度、硬化時間は透明体の本体部分が軟
化変形しないように定める。封止樹脂の硬化が終了して
金型から取り出すと第7図に示すように透明体表面を露
出させた状態で樹脂外囲部8が形成される。
第4図の外観図に示すような表面周縁部に熱可塑性樹脂
でできた環状凸部を有する透明体6を用意する。本実施
例ではポリメチルメタクリレートもしくはポリカーボネ
ートを成型したものを用いた。まだ透明体自体は石英、
アルミナガラス等の無機材料で平板をつくり、その表面
に熱可塑性樹脂でつくった環状枠体を接着して第4図の
ような構造としてもよい。このような透明体を半導体素
子表面に透明樹脂で接着すれば第5図のようになる。次
に第6図に示すように透明体6を金型7内壁に押しあて
、環状凸部を金型の温度(150℃〜190℃)で軟化
させ金型内壁に、密着させた状態で封止樹脂を注入硬化
させる。金型の温度、硬化時間は透明体の本体部分が軟
化変形しないように定める。封止樹脂の硬化が終了して
金型から取り出すと第7図に示すように透明体表面を露
出させた状態で樹脂外囲部8が形成される。
発明の効果
以上述べたような構造および製造方法によれば樹脂封止
の際に透明体の表面が金型内壁に直接押しあてられるこ
とがないため透明体表面にキズがついたシ破損したりす
ることがない。また透明体表面周縁部の熱可塑性樹脂で
形成された環状凸部が軟化して金型内壁に密着している
状態で封止樹脂を注入するので透明体表面に封止樹脂が
付着することがなく、後の煩雑な樹脂除去工程が不要と
なる。さらに、透明体表面周縁部の環状凸部の熱可塑性
樹脂に1金型内壁への圧着状態に応じて軟化変形するの
で、透す]体を半導体素子表面上へ接着するまでに生じ
た多少の寸法誤差や水平からのズレは吸収され、安定、
高品質が実現されることにな′す、また、拐料や工程に
対する精度の要求が緩和されコストダウンやスループッ
トの向上が期待できる。
の際に透明体の表面が金型内壁に直接押しあてられるこ
とがないため透明体表面にキズがついたシ破損したりす
ることがない。また透明体表面周縁部の熱可塑性樹脂で
形成された環状凸部が軟化して金型内壁に密着している
状態で封止樹脂を注入するので透明体表面に封止樹脂が
付着することがなく、後の煩雑な樹脂除去工程が不要と
なる。さらに、透明体表面周縁部の環状凸部の熱可塑性
樹脂に1金型内壁への圧着状態に応じて軟化変形するの
で、透す]体を半導体素子表面上へ接着するまでに生じ
た多少の寸法誤差や水平からのズレは吸収され、安定、
高品質が実現されることにな′す、また、拐料や工程に
対する精度の要求が緩和されコストダウンやスループッ
トの向上が期待できる。
第1図〜第3図は従来装置の構造と製造方法を示す工程
順の断面図、第4図は本発明実施例に用いた透明体の斜
視図、第6図〜第7図は本発明の製造方法を示す工程順
の断面図である。 1・・・・・・半導体素子、2・・・・・・素子載置板
、3・・・・・・リード、4・・・・・・金属細線、5
・・・・・・透明樹脂、6・・・・・・透明体(窓材)
1.7・・・・・・封止金型、8・・・・・・封止樹脂
(外囲部)0 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 2 第 3 図 第 4 崗 第5図 ? 第7図
順の断面図、第4図は本発明実施例に用いた透明体の斜
視図、第6図〜第7図は本発明の製造方法を示す工程順
の断面図である。 1・・・・・・半導体素子、2・・・・・・素子載置板
、3・・・・・・リード、4・・・・・・金属細線、5
・・・・・・透明樹脂、6・・・・・・透明体(窓材)
1.7・・・・・・封止金型、8・・・・・・封止樹脂
(外囲部)0 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 2 第 3 図 第 4 崗 第5図 ? 第7図
Claims (4)
- (1)半導体素子表面上に透明体を設け、前記透明体の
表面周縁部に環状凸部を熱可塑性樹脂により形成した構
造の半導体装置。 - (2)透明体とその表面周縁部の環状凸部とが同一の熱
可塑性樹脂で一体に形成されている特許請求の範囲第1
項に記載の半導体装置。 - (3)熱可塑性樹脂がポリメチルメタクリレートもしく
はポリカーボネートでなる特許請求の範囲第1項または
第2項に記載の半導体装置。 - (4)半導体素子表面上に、表面周縁部に熱可塑性樹脂
でなる環状凸部を有する透明体を接着する工程、前記透
明体周縁部環状凸部を金型内壁に押しあてて前記凸部を
軟化密着させた状態で封止用樹脂を注入硬化させる工程
をそなえた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4964484A JPS60193364A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4964484A JPS60193364A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60193364A true JPS60193364A (ja) | 1985-10-01 |
JPH0232787B2 JPH0232787B2 (ja) | 1990-07-23 |
Family
ID=12836914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4964484A Granted JPS60193364A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60193364A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193740U (ja) * | 1987-12-11 | 1989-06-20 | ||
US5863810A (en) * | 1994-05-09 | 1999-01-26 | Euratec B.V. | Method for encapsulating an integrated circuit having a window |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5143579U (ja) * | 1974-09-26 | 1976-03-31 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5143579B2 (ja) * | 1972-07-28 | 1976-11-22 |
-
1984
- 1984-03-15 JP JP4964484A patent/JPS60193364A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5143579U (ja) * | 1974-09-26 | 1976-03-31 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193740U (ja) * | 1987-12-11 | 1989-06-20 | ||
US5863810A (en) * | 1994-05-09 | 1999-01-26 | Euratec B.V. | Method for encapsulating an integrated circuit having a window |
Also Published As
Publication number | Publication date |
---|---|
JPH0232787B2 (ja) | 1990-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3630447B2 (ja) | 固体撮像素子の製造方法 | |
JP2874279B2 (ja) | 薄型半導体装置の製造方法 | |
JPH01157610A (ja) | 振動発生素子を有する封止部品の製造方法 | |
JPS60193345A (ja) | 半導体装置の製造方法 | |
JPS60193364A (ja) | 半導体装置およびその製造方法 | |
JP2002094035A (ja) | 光透過用キャップ及びその製造方法 | |
JP2810309B2 (ja) | 半導体装置用箱型樹脂成形体の製造方法 | |
JP2668727B2 (ja) | 箱型樹脂成形体成形用金型およびこの金型を用いた半導体装置の製造方法 | |
JPH03145746A (ja) | 中空パッケージ | |
JPH0438871A (ja) | 光電変換装置およびその製造方法 | |
JPS5919334A (ja) | 半導体製造装置 | |
JP3896975B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPS6276727A (ja) | 樹脂封止型半導体装置の製法およびそれに用いるトランスフア−成形金型 | |
JPH0770632B2 (ja) | 半導体装置の製造方法 | |
JPS55138239A (en) | Resin sealing mold | |
JP2001277262A (ja) | 注型成形用キャビティの封止方法およびこれを用いたプラスチックレンズの製造方法 | |
JP2002103370A (ja) | 電子部品の封止方法 | |
JP3070795B2 (ja) | 半導体装置用箱形樹脂成形体の成形方法およびそれによって成形された箱形樹脂成形体 | |
JPH04157759A (ja) | 光学半導体装置及び該装置の成型方法 | |
JPH05335442A (ja) | 半導体装置の樹脂モールド方法 | |
JPH04339612A (ja) | 樹脂成形体の成形方法 | |
JPH02222551A (ja) | 箱型樹脂成形体成形用金型およびこの金型を用いた半導体装置の製造方法 | |
JPH0331384B2 (ja) | ||
JPS63216350A (ja) | 電子部品の樹脂封止法 | |
JPH0476942A (ja) | イメージセンサの製造方法 |