JP3896975B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP3896975B2 JP3896975B2 JP2003067826A JP2003067826A JP3896975B2 JP 3896975 B2 JP3896975 B2 JP 3896975B2 JP 2003067826 A JP2003067826 A JP 2003067826A JP 2003067826 A JP2003067826 A JP 2003067826A JP 3896975 B2 JP3896975 B2 JP 3896975B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- terminal portion
- package
- mounting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を中空構造のパッケージに内装した半導体装置の製造方法および半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体素子４は、図５に示すようにパッケージ１３と呼ばれる所要形状の収容容器に内装されてなる半導体装置１０の形態で取り扱われている。このような半導体装置１０においては、半導体素子４に設けた外部接続パッド（図示せず。）とパッケージ１３に設けたリードフレーム１２の内部接続端子部１２ａとを金属ワイヤ５により導通させ、パッケージ１３外部に露出させたリードフレーム１２の実装用接続端子部１２ｂを介して実装基板（図示せず。）と導通させるようにしている（例えば、特許文献１を参照。）。
【０００３】
このような半導体装置１０において、内装される半導体素子４が、固体撮像素子、ラインセンサ用素子あるいはフォトディテクタ用素子などのように光電変換を行う受光部を具備する光電変換素子や、ＵＶＰＲＯＭ（Ultraviolet Programmable Read Only Memory）のように紫外線照射を受けることによりデータの消去を行う記憶素子などの場合には、パッケージ１３内において所要の光を受けることができるようにガラス板６などの透明材料からなる採光窓が設けられている。
【０００４】
ところで、パッケージ１３は、射出成型工程により作成する。図６に示すように、上部金型７ａおよび下部金型７ｂからなる金型には、パッケージ形状に対応するキャビティ８が形成されている。パッケージ１３は、これらの上部金型７ａおよび下部金型７ｂによってリードフレーム１２を挟持し、キャビティ８内にモールド樹脂を射出することによりリードフレーム１２と一体成型される。
【０００５】
【特許文献１】
特開２００１−７７２７７号公報
【０００６】
【発明が解決しようとする課題】
ところが、図５に示すようにリードフレーム１２の内部接続端子部１２ａは、ハーフエッチング加工によって形成されているため、薄肉となっている。そのため、図６に示すように上部金型７ａおよび下部金型７ｂによってリードフレーム１２を挟持したときに、内部接続端子部１２ａは上部金型７ａで押さえることができるが、下部金型７ｂでは受けることができない。
【０００７】
つまり、従来方法では、射出成型時に、キャビティ８内に射出されたモールド樹脂がリードフレーム１２の内部接続端子部１２ａと上部金型７ａとの間に入り込むのを下部金型７ｂで押さえることができない。そのため、リードフレーム１２に撓みが発生し、図６のＡ部を拡大した図７のＢ部に示すように、内部接続端子部１２ａと上部金型７ａとの間に隙間が形成され、この隙間に入り込んだモールド樹脂は、内部接続端子部１２ａの表面にばりとして発生することになる。このように、内部接続端子部１２ａ表面にばりが発生した場合、金属ワイヤ５と内部接続端子部１２ａとの接着強度が弱くなるか、あるいは接着できないという不具合が生じる。
【０００８】
また、上記のようにリードフレーム１２に撓みが発生した場合、図７のＣ部に示すように、実装用接続端子部１２ｂと下部金型７ｂとの間にも隙間が形成されることになる。この隙間に入り込んだモールド樹脂も上記と同様に、実装用接続端子部１２ｂの表面にばりとして発生することになる。従来、この実装用接続端子部１２ｂへのばりの発生を抑制するために、射出成型前にテープ材を予め実装用接続端子部１２ｂに貼り付けた後に射出成型を行い、射出成型後にテープ材を剥がし、実装用接続端子部１２ｂを露出させていた。
【０００９】
そこで、本発明においては、中空構造パッケージの内部接続端子部および実装用接続端子部へのばりの発生を防止することが可能な半導体装置の製造方法および半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、リードフレームと一体成型した中空構造のパッケージに半導体素子を内装した半導体装置の製造方法であって、パッケージの中空部およびパッケージの外部にその両面が露出する内部接続端子部と、パッケージの外周部に露出する実装用接続端子部と、内部接続端子部と実装用接続端子部との間に、内部接続端子部および実装用接続端子部よりも薄肉であり、かつパッケージに埋入する薄肉部とを形成したリードフレームを、金型により挟持し、モールド樹脂を金型内のキャビティに射出成型することによりパッケージを形成する工程を含む。
【００１１】
本発明の製造方法によれば、リードフレームの内部接続端子部が、パッケージの中空部およびパッケージの外部の両面に露出しているため、リードフレームをこの内部接続端子部において金型により隙間なく挟持することができる。これにより、モールド樹脂を金型内のキャビティに射出した際、モールド樹脂が内部接続端子部と金型との間に入り込むのを防止することができ、内部接続端子部へのばりの発生を防止した半導体装置が得られる。
【００１２】
また、モールド樹脂が内部接続端子部と金型との間に入り込むのが防止されることによって、リードフレームに撓みが発生するのを防止することができる。これにより、リードフレームの実装用接続端子部と金型との間に隙間が発生するのを防止することができ、ひいてはモールド樹脂が実装用接続端子部と金型との間に入り込むのを防止し、実装用接続端子部へのばりの発生をも防止することができる。
【００１３】
このように、リードフレームが、パッケージの中空部およびパッケージの外部の両面に露出した内部接続端子部と、パッケージの外周部に露出した実装用接続端子部とを備えた半導体装置では、内部接続端子部および実装用接続端子部へのばりの発生がないため、内装する半導体素子と内部接続端子部との電気的接続および実装時の基板と実装用接続端子部との電気的接続を確実に行うことができるうえ、パッケージの外周部に露出した実装用接続端子部によって実装も容易に行える。
【００１４】
【発明の実施の形態】
図１は本発明の実施の形態における半導体装置の縦断面図である。
【００１５】
図１において、本発明の実施の形態における半導体装置１は、リードフレーム２と一体成型した中空構造のパッケージ３に半導体素子４を内装したものである。半導体素子４は、例えば、固体撮像素子、ラインセンサ用素子あるいはフォトディテクタ用素子などの光電変換素子や、ＵＶＰＲＯＭのように紫外線照射を受けることによりデータの消去を行う記憶素子などである。半導体装置１は、これらの半導体素子４がパッケージ３内において所要の光を受けることができるようにガラス板５などの透明材料からなる採光窓を備える。
【００１６】
リードフレーム２は、半導体素子４と電気的接続するための内部接続端子部２ａと、内部接続端子部２ａを介して半導体素子４との電気的導通を得るための実装用接続端子部２ｂと、パッケージ３内に埋入させることによりパッケージ３との結合性を高めるための薄肉部２ｃとを備える。内部接続端子部２ａおよび実装用接続端子部２ｂは、単一厚さのリードフレーム材料に対して薄肉部２ｃ以外の部分（内部接続端子部２ａおよび実装用接続端子部２ｂの部分）にレジストを形成し、ハーフエッチングすることにより形成する。
【００１７】
このリードフレーム２とパッケージ３とはモールド樹脂による射出成型工程により一体成型されたものである。但し、内部接続端子部２ａは、金属ワイヤ６により半導体素子４と接続するため、パッケージ３の中空部３ａに露出するように形成する。また、内部接続端子部２ａは、パッケージ３の底面（半導体装置１の実装面）外部にも露出させる。一方、実装用接続端子部２ｂは、半導体装置１の基板上などへの実装を容易にするため、パッケージ３の底面の外周部に露出させる。
【００１８】
図２は図１の半導体装置の製造工程図、図３はリードフレーム２の平面図である。以下、図２の（ａ）〜（ｅ）に基づいて、図１の半導体装置の製造工程について説明する。
【００１９】
（ａ）射出成型工程
ハーフエッチングにより内部接続端子部２ａ、実装用接続端子部２ｂおよび薄肉部２ｃを形成したリードフレーム２を、上部金型７ａおよび下部金型７ｂからなる金型によって挟持する。なお、リードフレーム２は、図３に示すように、隣接する実装用接続端子部２ｂ間のピッチを、内部接続端子部２ａ間のピッチよりも広くとっている。
【００２０】
上部金型７ａおよび下部金型７ｂからなる金型には、パッケージ３の形状に対応するキャビティ８が形成されている。すなわち、キャビティ８は、リードフレーム２の内部接続端子部２ａを、射出成型するパッケージ３の中空部３ａおよび底面外部に露出させるため、内部接続端子部２ａに当接するように形成されている。
【００２１】
このため、リードフレーム２は、この内部接続端子部２ａにおいて上部金型７ａおよび下部金型７ｂにより隙間なく挟持される。これにより、キャビティ８へモールド樹脂を射出した際、このモールド樹脂が内部接続端子部２ａと上部金型７ａおよび下部金型７ｂとの間に入り込まなくなる。また、内部接続端子部２ａを上部金型７ａおよび下部金型７ｂにより挟持することによってリードフレーム２が平らな状態で支持されるため、実装用接続端子部２ｂと下部金型７ｂとの間に隙間が発生せず、モールド樹脂が実装用接続端子部２ｂと下部金型７ｂとの間へ入り込むのが防止される。
【００２２】
また、パッケージ３の射出成型を行った後、リードフレーム２に対してめっき処理を行い、内部接続端子部２ａおよび実装用接続端子部２ｂに所要の金属被膜を形成する。なお、射出成型後にめっき処理を行うのではなく、予め金属被膜を形成したリードフレーム２を用いてパッケージ３の射出成型を行ってもよい。
【００２３】
（ｂ）ダイボンディング工程
リードフレーム２と一体成型されたパッケージ３の中空部３ａへ半導体素子４を適宜の接着剤を用いて接着する。
【００２４】
（ｃ）ワイヤーボンディング工程
半導体素子４の外部接続パッド（図示せず。）と中空部３ａに露出したリードフレーム２の内部接続端子部２ａとを金属ワイヤ５により導通接続する。
【００２５】
（ｄ）ガラス封止工程
パッケージ３の中空部３ａ上へガラス板５をシール材（図示せず。）を用いて接着する。
【００２６】
（ｅ）パッケージ分離工程
所要形状の各パッケージ３へ分離する。図４は完成した半導体装置を示している。同図（ａ）は平面図、（ｂ）は下面図である。
【００２７】
以上のように、本実施形態における半導体装置１では、半導体素子４を内装する中空構造のパッケージ３に一体成型するリードフレーム２に、パッケージ３の中空部３ａおよびパッケージ３の底面外部の両面に露出する内部接続端子部２ａと、パッケージ３の外周部に露出する実装用接続端子部２ｂとを設けている。これにより、内部接続端子部２ａは、上部金型７ａおよび下部金型７ｂで挟持することが可能となるため、射出成型時にモールド樹脂が内部接続端子部２ａと上部金型７ａおよび下部金型７ｂとの間に入り込まなくなり、内部接続端子部２ａへのばりの発生を防止することができる。
【００２８】
また、これによって、リードフレーム２が平らな状態で支持され、実装用接続端子部２ｂと下部金型７ｂとの間に隙間が発生することがないため、実装用接続端子部２ｂと下部金型７ｂとの間にモールド樹脂が入り込まなくなり、実装用接続端子部２ｂへのばりの発生を防止することが可能となる。従来、実装用接続端子部１２ｂへのばりの発生を抑制するために、ばり防止用のテープ材を用いていたが、実装用接続端子部２ｂへのばりの発生が防止されることで、このばり防止用のテープ材を廃止し、製造コストを削減することが可能となる。
【００２９】
また、本実施形態における半導体装置１では、実装用接続端子部２ｂを、パッケージ３の外周部へ露出させているため、基板上への実装も容易となる。さらに、実装用接続端子部２ｂをパッケージ３の外周部へ配置することによって、例えば図３、図４に示すように、実装用接続端子部２ｂのピッチを、内部接続端子部２ａのピッチよりも広くとることが可能になる。これにより、基板実装性および基板実装信頼性を向上することが可能となる。
【００３０】
なお、図４（ｂ）に示すように、内部接続端子部２ａと実装用接続端子部２ｂとの間の薄肉部２ｃは、パッケージ３内に埋入されているため、パッケージ３の下面には露出していない。このように、本実施形態における半導体装置１では、リードフレーム２に薄肉部２ｃを備え、この薄肉部２ｃをパッケージ３内に埋入させることにより、リードフレーム２とパッケージ３との結合性が高められている。
【００３１】
【発明の効果】
本発明により、以下の効果を奏することができる。
【００３２】
（１）リードフレームが、パッケージの中空部およびパッケージの外部にその両面が露出した内部接続端子部と、パッケージの外周部に露出した実装用接続端子部と、内部接続端子部と実装用接続端子部との間に、内部接続端子部および実装用接続端子部よりも薄肉であり、かつパッケージに埋入する薄肉部とを備えることにより、射出成型時に金型により隙間なく挟持することが可能となり、モールド樹脂が内部接続端子部と金型との間に入り込むのを防止し、内部接続端子部へのばりの発生を防止することが可能となる。
【００３３】
（２）実装用接続端子部も金型へ押さえ付けることができるようになるため、実装用接続端子部へのばりの発生を防止することが可能となる。これにより、従来ばり防止用に用いていたテープ材を廃止し、製造コストを削減することが可能となる。
【００３４】
（３）実装用接続端子部をパッケージの外周部へ配置することによって、実装用接続端子部のピッチを、内部接続端子部のピッチよりも広くすることができるため、基板実装性および基板実装信頼性を向上することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体装置の縦断面図である。
【図２】 図１の半導体装置の製造工程図である。
【図３】 リードフレームの平面図である。
【図４】 完成した半導体装置を示し、（ａ）は平面図、（ｂ）は下面図である。
【図５】 従来の半導体装置の縦断面図である。
【図６】 図５の半導体装置の射出成型工程を示す図である。
【図７】 図６のＡ部拡大図である。
【符号の説明】
１ 半導体装置
２ リードフレーム
２ａ 内部接続端子部
２ｂ 実装用接続端子部
２ｃ 薄肉部
３ パッケージ
３ａ 中空部
４ 半導体素子
５ ガラス板
６ 金属ワイヤ
７ａ 上部金型
７ｂ 下部金型
８ キャビティ
【発明の属する技術分野】
本発明は、半導体素子を中空構造のパッケージに内装した半導体装置の製造方法および半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体素子４は、図５に示すようにパッケージ１３と呼ばれる所要形状の収容容器に内装されてなる半導体装置１０の形態で取り扱われている。このような半導体装置１０においては、半導体素子４に設けた外部接続パッド（図示せず。）とパッケージ１３に設けたリードフレーム１２の内部接続端子部１２ａとを金属ワイヤ５により導通させ、パッケージ１３外部に露出させたリードフレーム１２の実装用接続端子部１２ｂを介して実装基板（図示せず。）と導通させるようにしている（例えば、特許文献１を参照。）。
【０００３】
このような半導体装置１０において、内装される半導体素子４が、固体撮像素子、ラインセンサ用素子あるいはフォトディテクタ用素子などのように光電変換を行う受光部を具備する光電変換素子や、ＵＶＰＲＯＭ（Ultraviolet Programmable Read Only Memory）のように紫外線照射を受けることによりデータの消去を行う記憶素子などの場合には、パッケージ１３内において所要の光を受けることができるようにガラス板６などの透明材料からなる採光窓が設けられている。
【０００４】
ところで、パッケージ１３は、射出成型工程により作成する。図６に示すように、上部金型７ａおよび下部金型７ｂからなる金型には、パッケージ形状に対応するキャビティ８が形成されている。パッケージ１３は、これらの上部金型７ａおよび下部金型７ｂによってリードフレーム１２を挟持し、キャビティ８内にモールド樹脂を射出することによりリードフレーム１２と一体成型される。
【０００５】
【特許文献１】
特開２００１−７７２７７号公報
【０００６】
【発明が解決しようとする課題】
ところが、図５に示すようにリードフレーム１２の内部接続端子部１２ａは、ハーフエッチング加工によって形成されているため、薄肉となっている。そのため、図６に示すように上部金型７ａおよび下部金型７ｂによってリードフレーム１２を挟持したときに、内部接続端子部１２ａは上部金型７ａで押さえることができるが、下部金型７ｂでは受けることができない。
【０００７】
つまり、従来方法では、射出成型時に、キャビティ８内に射出されたモールド樹脂がリードフレーム１２の内部接続端子部１２ａと上部金型７ａとの間に入り込むのを下部金型７ｂで押さえることができない。そのため、リードフレーム１２に撓みが発生し、図６のＡ部を拡大した図７のＢ部に示すように、内部接続端子部１２ａと上部金型７ａとの間に隙間が形成され、この隙間に入り込んだモールド樹脂は、内部接続端子部１２ａの表面にばりとして発生することになる。このように、内部接続端子部１２ａ表面にばりが発生した場合、金属ワイヤ５と内部接続端子部１２ａとの接着強度が弱くなるか、あるいは接着できないという不具合が生じる。
【０００８】
また、上記のようにリードフレーム１２に撓みが発生した場合、図７のＣ部に示すように、実装用接続端子部１２ｂと下部金型７ｂとの間にも隙間が形成されることになる。この隙間に入り込んだモールド樹脂も上記と同様に、実装用接続端子部１２ｂの表面にばりとして発生することになる。従来、この実装用接続端子部１２ｂへのばりの発生を抑制するために、射出成型前にテープ材を予め実装用接続端子部１２ｂに貼り付けた後に射出成型を行い、射出成型後にテープ材を剥がし、実装用接続端子部１２ｂを露出させていた。
【０００９】
そこで、本発明においては、中空構造パッケージの内部接続端子部および実装用接続端子部へのばりの発生を防止することが可能な半導体装置の製造方法および半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、リードフレームと一体成型した中空構造のパッケージに半導体素子を内装した半導体装置の製造方法であって、パッケージの中空部およびパッケージの外部にその両面が露出する内部接続端子部と、パッケージの外周部に露出する実装用接続端子部と、内部接続端子部と実装用接続端子部との間に、内部接続端子部および実装用接続端子部よりも薄肉であり、かつパッケージに埋入する薄肉部とを形成したリードフレームを、金型により挟持し、モールド樹脂を金型内のキャビティに射出成型することによりパッケージを形成する工程を含む。
【００１１】
本発明の製造方法によれば、リードフレームの内部接続端子部が、パッケージの中空部およびパッケージの外部の両面に露出しているため、リードフレームをこの内部接続端子部において金型により隙間なく挟持することができる。これにより、モールド樹脂を金型内のキャビティに射出した際、モールド樹脂が内部接続端子部と金型との間に入り込むのを防止することができ、内部接続端子部へのばりの発生を防止した半導体装置が得られる。
【００１２】
また、モールド樹脂が内部接続端子部と金型との間に入り込むのが防止されることによって、リードフレームに撓みが発生するのを防止することができる。これにより、リードフレームの実装用接続端子部と金型との間に隙間が発生するのを防止することができ、ひいてはモールド樹脂が実装用接続端子部と金型との間に入り込むのを防止し、実装用接続端子部へのばりの発生をも防止することができる。
【００１３】
このように、リードフレームが、パッケージの中空部およびパッケージの外部の両面に露出した内部接続端子部と、パッケージの外周部に露出した実装用接続端子部とを備えた半導体装置では、内部接続端子部および実装用接続端子部へのばりの発生がないため、内装する半導体素子と内部接続端子部との電気的接続および実装時の基板と実装用接続端子部との電気的接続を確実に行うことができるうえ、パッケージの外周部に露出した実装用接続端子部によって実装も容易に行える。
【００１４】
【発明の実施の形態】
図１は本発明の実施の形態における半導体装置の縦断面図である。
【００１５】
図１において、本発明の実施の形態における半導体装置１は、リードフレーム２と一体成型した中空構造のパッケージ３に半導体素子４を内装したものである。半導体素子４は、例えば、固体撮像素子、ラインセンサ用素子あるいはフォトディテクタ用素子などの光電変換素子や、ＵＶＰＲＯＭのように紫外線照射を受けることによりデータの消去を行う記憶素子などである。半導体装置１は、これらの半導体素子４がパッケージ３内において所要の光を受けることができるようにガラス板５などの透明材料からなる採光窓を備える。
【００１６】
リードフレーム２は、半導体素子４と電気的接続するための内部接続端子部２ａと、内部接続端子部２ａを介して半導体素子４との電気的導通を得るための実装用接続端子部２ｂと、パッケージ３内に埋入させることによりパッケージ３との結合性を高めるための薄肉部２ｃとを備える。内部接続端子部２ａおよび実装用接続端子部２ｂは、単一厚さのリードフレーム材料に対して薄肉部２ｃ以外の部分（内部接続端子部２ａおよび実装用接続端子部２ｂの部分）にレジストを形成し、ハーフエッチングすることにより形成する。
【００１７】
このリードフレーム２とパッケージ３とはモールド樹脂による射出成型工程により一体成型されたものである。但し、内部接続端子部２ａは、金属ワイヤ６により半導体素子４と接続するため、パッケージ３の中空部３ａに露出するように形成する。また、内部接続端子部２ａは、パッケージ３の底面（半導体装置１の実装面）外部にも露出させる。一方、実装用接続端子部２ｂは、半導体装置１の基板上などへの実装を容易にするため、パッケージ３の底面の外周部に露出させる。
【００１８】
図２は図１の半導体装置の製造工程図、図３はリードフレーム２の平面図である。以下、図２の（ａ）〜（ｅ）に基づいて、図１の半導体装置の製造工程について説明する。
【００１９】
（ａ）射出成型工程
ハーフエッチングにより内部接続端子部２ａ、実装用接続端子部２ｂおよび薄肉部２ｃを形成したリードフレーム２を、上部金型７ａおよび下部金型７ｂからなる金型によって挟持する。なお、リードフレーム２は、図３に示すように、隣接する実装用接続端子部２ｂ間のピッチを、内部接続端子部２ａ間のピッチよりも広くとっている。
【００２０】
上部金型７ａおよび下部金型７ｂからなる金型には、パッケージ３の形状に対応するキャビティ８が形成されている。すなわち、キャビティ８は、リードフレーム２の内部接続端子部２ａを、射出成型するパッケージ３の中空部３ａおよび底面外部に露出させるため、内部接続端子部２ａに当接するように形成されている。
【００２１】
このため、リードフレーム２は、この内部接続端子部２ａにおいて上部金型７ａおよび下部金型７ｂにより隙間なく挟持される。これにより、キャビティ８へモールド樹脂を射出した際、このモールド樹脂が内部接続端子部２ａと上部金型７ａおよび下部金型７ｂとの間に入り込まなくなる。また、内部接続端子部２ａを上部金型７ａおよび下部金型７ｂにより挟持することによってリードフレーム２が平らな状態で支持されるため、実装用接続端子部２ｂと下部金型７ｂとの間に隙間が発生せず、モールド樹脂が実装用接続端子部２ｂと下部金型７ｂとの間へ入り込むのが防止される。
【００２２】
また、パッケージ３の射出成型を行った後、リードフレーム２に対してめっき処理を行い、内部接続端子部２ａおよび実装用接続端子部２ｂに所要の金属被膜を形成する。なお、射出成型後にめっき処理を行うのではなく、予め金属被膜を形成したリードフレーム２を用いてパッケージ３の射出成型を行ってもよい。
【００２３】
（ｂ）ダイボンディング工程
リードフレーム２と一体成型されたパッケージ３の中空部３ａへ半導体素子４を適宜の接着剤を用いて接着する。
【００２４】
（ｃ）ワイヤーボンディング工程
半導体素子４の外部接続パッド（図示せず。）と中空部３ａに露出したリードフレーム２の内部接続端子部２ａとを金属ワイヤ５により導通接続する。
【００２５】
（ｄ）ガラス封止工程
パッケージ３の中空部３ａ上へガラス板５をシール材（図示せず。）を用いて接着する。
【００２６】
（ｅ）パッケージ分離工程
所要形状の各パッケージ３へ分離する。図４は完成した半導体装置を示している。同図（ａ）は平面図、（ｂ）は下面図である。
【００２７】
以上のように、本実施形態における半導体装置１では、半導体素子４を内装する中空構造のパッケージ３に一体成型するリードフレーム２に、パッケージ３の中空部３ａおよびパッケージ３の底面外部の両面に露出する内部接続端子部２ａと、パッケージ３の外周部に露出する実装用接続端子部２ｂとを設けている。これにより、内部接続端子部２ａは、上部金型７ａおよび下部金型７ｂで挟持することが可能となるため、射出成型時にモールド樹脂が内部接続端子部２ａと上部金型７ａおよび下部金型７ｂとの間に入り込まなくなり、内部接続端子部２ａへのばりの発生を防止することができる。
【００２８】
また、これによって、リードフレーム２が平らな状態で支持され、実装用接続端子部２ｂと下部金型７ｂとの間に隙間が発生することがないため、実装用接続端子部２ｂと下部金型７ｂとの間にモールド樹脂が入り込まなくなり、実装用接続端子部２ｂへのばりの発生を防止することが可能となる。従来、実装用接続端子部１２ｂへのばりの発生を抑制するために、ばり防止用のテープ材を用いていたが、実装用接続端子部２ｂへのばりの発生が防止されることで、このばり防止用のテープ材を廃止し、製造コストを削減することが可能となる。
【００２９】
また、本実施形態における半導体装置１では、実装用接続端子部２ｂを、パッケージ３の外周部へ露出させているため、基板上への実装も容易となる。さらに、実装用接続端子部２ｂをパッケージ３の外周部へ配置することによって、例えば図３、図４に示すように、実装用接続端子部２ｂのピッチを、内部接続端子部２ａのピッチよりも広くとることが可能になる。これにより、基板実装性および基板実装信頼性を向上することが可能となる。
【００３０】
なお、図４（ｂ）に示すように、内部接続端子部２ａと実装用接続端子部２ｂとの間の薄肉部２ｃは、パッケージ３内に埋入されているため、パッケージ３の下面には露出していない。このように、本実施形態における半導体装置１では、リードフレーム２に薄肉部２ｃを備え、この薄肉部２ｃをパッケージ３内に埋入させることにより、リードフレーム２とパッケージ３との結合性が高められている。
【００３１】
【発明の効果】
本発明により、以下の効果を奏することができる。
【００３２】
（１）リードフレームが、パッケージの中空部およびパッケージの外部にその両面が露出した内部接続端子部と、パッケージの外周部に露出した実装用接続端子部と、内部接続端子部と実装用接続端子部との間に、内部接続端子部および実装用接続端子部よりも薄肉であり、かつパッケージに埋入する薄肉部とを備えることにより、射出成型時に金型により隙間なく挟持することが可能となり、モールド樹脂が内部接続端子部と金型との間に入り込むのを防止し、内部接続端子部へのばりの発生を防止することが可能となる。
【００３３】
（２）実装用接続端子部も金型へ押さえ付けることができるようになるため、実装用接続端子部へのばりの発生を防止することが可能となる。これにより、従来ばり防止用に用いていたテープ材を廃止し、製造コストを削減することが可能となる。
【００３４】
（３）実装用接続端子部をパッケージの外周部へ配置することによって、実装用接続端子部のピッチを、内部接続端子部のピッチよりも広くすることができるため、基板実装性および基板実装信頼性を向上することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体装置の縦断面図である。
【図２】 図１の半導体装置の製造工程図である。
【図３】 リードフレームの平面図である。
【図４】 完成した半導体装置を示し、（ａ）は平面図、（ｂ）は下面図である。
【図５】 従来の半導体装置の縦断面図である。
【図６】 図５の半導体装置の射出成型工程を示す図である。
【図７】 図６のＡ部拡大図である。
【符号の説明】
１ 半導体装置
２ リードフレーム
２ａ 内部接続端子部
２ｂ 実装用接続端子部
２ｃ 薄肉部
３ パッケージ
３ａ 中空部
４ 半導体素子
５ ガラス板
６ 金属ワイヤ
７ａ 上部金型
７ｂ 下部金型
８ キャビティ
Claims (4)
- リードフレームと一体成型した中空構造のパッケージに半導体素子を内装した半導体装置の製造方法であって、
前記パッケージの中空部および前記パッケージの外部にその両面が露出する内部接続端子部と、前記パッケージの外周部に露出する実装用接続端子部と、前記内部接続端子部と前記実装用接続端子部との間に、前記内部接続端子部および前記実装用接続端子部よりも薄肉であり、かつ前記パッケージに埋入する薄肉部とを形成したリードフレームを、金型により挟持し、モールド樹脂を前記金型内のキャビティに射出成型することにより前記パッケージを形成する工程
を含む半導体装置の製造方法。 - 前記内部接続端子部および実装用接続端子部は、ハーフエッチングにより形成することを特徴とする請求項１記載の半導体装置の製造方法。
- リードフレームと一体成型した中空構造のパッケージに半導体素子を内装した半導体装置において、
前記リードフレームが、前記パッケージの中空部および前記パッケージの外部の両面に露出した内部接続端子部と、前記パッケージの外周部に露出した実装用接続端子部と、前記内部接続端子部と前記実装用接続端子部との間に、前記内部接続端子部および前記実装用接続端子部よりも薄肉であり、かつ前記パッケージに埋入した薄肉部とを備える
ことを特徴とする半導体装置。 - 前記実装用接続端子部のピッチが、前記内部接続端子部のピッチよりも広いことを特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067826A JP3896975B2 (ja) | 2003-03-13 | 2003-03-13 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067826A JP3896975B2 (ja) | 2003-03-13 | 2003-03-13 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281505A JP2004281505A (ja) | 2004-10-07 |
| JP3896975B2 true JP3896975B2 (ja) | 2007-03-22 |
Family
ID=33285322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003067826A Expired - Fee Related JP3896975B2 (ja) | 2003-03-13 | 2003-03-13 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3896975B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035844A (ja) * | 2005-07-26 | 2007-02-08 | Mitsui Chemicals Inc | 樹脂製中空パッケージ及び半導体装置 |
-
2003
- 2003-03-13 JP JP2003067826A patent/JP3896975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004281505A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2843464B2 (ja) | 固体撮像装置 | |
| KR970005706B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| US20040041221A1 (en) | Leadless packaging for image sensor devices and methods of assembly | |
| US20090057799A1 (en) | Sensor semiconductor device and method for fabricating the same | |
| JP3838572B2 (ja) | 固体撮像装置およびその製造方法 | |
| US6291263B1 (en) | Method of fabricating an integrated circuit package having a core-hollowed encapsulation body | |
| JP2005026425A (ja) | 固体撮像装置およびその製造方法 | |
| JP2874279B2 (ja) | 薄型半導体装置の製造方法 | |
| US6643919B1 (en) | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame | |
| US20080185610A1 (en) | Resin-sealed semiconductor light receiving element, manufacturing method thereof and electronic device using the same | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3900613B2 (ja) | 表面実装型チップ部品及びその製造方法 | |
| JP3427874B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JP3896975B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4219943B2 (ja) | 固体撮像装置 | |
| JP2867954B2 (ja) | チップ型半導体装置の製造方法 | |
| JP2002203920A (ja) | 固体撮像装置及びその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPS60193345A (ja) | 半導体装置の製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2008300462A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2009194057A (ja) | 半導体装置およびその製造方法、並びに、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |