JPS6018950A - 半導体抵抗素子 - Google Patents

半導体抵抗素子

Info

Publication number
JPS6018950A
JPS6018950A JP12607983A JP12607983A JPS6018950A JP S6018950 A JPS6018950 A JP S6018950A JP 12607983 A JP12607983 A JP 12607983A JP 12607983 A JP12607983 A JP 12607983A JP S6018950 A JPS6018950 A JP S6018950A
Authority
JP
Japan
Prior art keywords
layer
resistance
sections
concentration diffusion
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12607983A
Other languages
English (en)
Inventor
Shiro Mayuzumi
黛 史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP12607983A priority Critical patent/JPS6018950A/ja
Publication of JPS6018950A publication Critical patent/JPS6018950A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体拡散抵抗装置に関し、特にその高抵抗化
技術に関する。
〔背景技術〕
IC,LSI等の半導体集積回路装置において抵抗とし
て用いられる半導体拡散抵抗は、第1図及び第1図のA
−A断面図である第2図に示すように、シリコン半導体
基体1の周囲を低温酸化膜2等で電気的に分離(アイソ
レーション)した半導体島領域3表面に低濃度のp型層
4を形成し、このp型層40両端部にペース拡散を利用
した高濃度p+型領領域を形成し、表面の酸化膜(Si
Q。
膜)6に対してコンタクト孔8をあけて高濃度p+型領
領域オーミック接続するアルミニウム電極7,7を設け
てなり、半導体島領域3を接地電圧に落とした状態でp
型層4を抵抗として使用する。
このような拡散で高抵抗を形成しようとする場合、(1
)p型層4の長さを増す、(2)p型層の幅、深さを小
さくする、(3)p型層の濃度を低くする等の手段が考
えられるが、上記(1)は島領域の寸法が限られる、(
2)は拡散のためのマスクパターンを変えても幅や深さ
の寸法を精度よく制御できない、(3)は拡散する不純
物濃度の制御が困難である等それぞれ問題があった。
〔発明の目的〕
本発明は上記した問題を解消するものであり、その目的
とするところは、半導体基体上で大きい面積をとること
なく、しかも寸法精度の制御が容易な高抵抗の拡散抵抗
装置を提供することにある。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、半導体基体の一生面に基体と異なる導電型の
低濃度拡散抵抗層と、この低濃度拡散抵抗層に接続する
基体と異なる導電型の高濃度拡散層と、この高濃度拡散
層表面に低抵抗接触する金属電極とを有する半導体高抵
抗装置であって、上記金属電極と高濃度拡散層との接触
する部分と上記低濃度拡散抵抗層との間に表面層部分が
欠如した高濃度拡散層の一部が存在することにより、拡
散抵抗表面の酸化膜のコンタクト孔のパターンを変える
のみで高抵抗が得られ前記目的が達成できる。
〔実施例〕
第3図乃至第5図は、本発明の一実施例であって高い抵
抗を有する拡散抵抗の製造プロセスの要部を示す工程断
面図である。以下工程順に従つ℃説明する。
(1)第3図において示すように、n型シリコン基体(
同図では示されない通常p型シリコン結晶基板の上にn
型シリコン結晶層を形成したもの)の表面に選択的低温
酸化技術による分離(アイソレーション)酸化膜2で囲
まれたn型シリコン領域3内にB(ボロン)イオン打込
みを行ないアニールすることによりp型拡散抵抗層4を
形成する。
次いで表面の酸化膜6をマスクにしてp型拡散抵抗層4
0両端部に高濃度Bイオン打込み拡散を行って高濃度p
+型型数散層を形成する。
(21次いで表面の酸化膜6に対して電極部コンタクト
のための窓孔8をあけるホトエッチを行う。
このときホトエッチのマスクパターンの窓孔8の位置を
第4図に示すようにd(dニ3〜4μm)だけ内側へず
らせて大きく形成する。
(3) このあとアルミニウム(シリコン2%入りアル
ミニウム)を全面蒸着し、パターニングエッチして不要
部を除去し、上記窓孔8の一部を通して高濃度耐型拡散
層表面に低抵抗接触するアルミニウム電極(配線)7を
第5図のように形成する。
このときのアルミニウムパターニングのマスクはコンタ
久ト窓孔なずらせない在来のパターンをそのまま使用す
ることにより、前記(2)工程でずれた分が、「目あき
部」9として露出することになる。
(4)上記工程のパターニングの後、酸化膜の表面部分
でアルミニウム中のシリコン残滓を取り除く必要があり
、HF系エッチ液で全体エッチする。
この残滓エッチによって「目あき部」のシリコン表面が
エッチされて第6図に示すように凹陥部10があけられ
る。第7図、第8図はこの部分を拡大した断面図及び平
面図である。このあと図示されないが表面な保獲用のP
SG、(リンを含むシリケート・ガラス)等の絶縁膜で
冴い拡散抵抗が完成する。
〔効果〕
以上実施例で説明した本発明によれば下記のように効果
が得られる。
(1)第9図は、不純物濃度分布図である。横軸は表面
からの距離X縦軸は、アクセプター不純物濃度Naであ
り、eはエッチ深さである。
シリコン残滓エッチにより第9図に不純物濃度プロファ
イルで示すように「目あき部」の高濃度p+型型数散層
うち高濃度の表面部分がeだけ取り除かれて凹陥部10
が形成される結果、凹陥部直下の低濃度(高抵抗)の部
分を通って電流が流れることになり、全体として高抵抗
が得られる。
(2)高濃度p+型型数散層「目あき部」形成はコンタ
クトホトエツチングのためのマスクパターンの窓孔(第
8図8−+8’)の位置をずらせるだけでよく、他の工
程を全く変更することなくでき拡散マスクや拡散不純物
濃度を変更する場合に比して高い精度でコントロールで
きる。
(3)高濃度p 型拡散層の「目あき部」の巾dやエッ
チ深さeを変化させることによって、所望の抵抗値が得
られる。
〔利用分野〕
本発明は半導体拡散抵抗の全てに適用でき、特に大型の
IC(バイポーラIC,MO8ICを含む)K応用して
有効である。
【図面の簡単な説明】
第1図は拡散抵抗の一例を示す平面図1、第2図は第1
図におけるA−、A断面図である。 第2図乃至第6図は本発明の一実施例であって拡散抵抗
の製造プロセスの各工程の断面図である。 第7図は第6図における一部を拡大した断面図、第8図
は第7図に対応する拡大平面口、第9図は第7図におゆ
るB−B切断面における不純物濃度分布曲線図である。 l・・・シリコン半導体基体、2・・・低温酸化膜、3
・・・半導体島領域、4・・・拡散抵抗(低濃度p型層
χ5・−・高濃度p 型領域、6・・・酸化膜、7・・
・アルミニウム電極、8・・・コンタクト孔、9・・・
「目あき部」第 8 図 第 9 図 工(P九) 手続補正書(方式) 補正をする者 4f件との関係 特許出願人

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体の一生面に基体と異なる導電型の低濃度
    拡散抵抗層と、この低濃度拡散抵抗層に接続する基体と
    異なる導電型の高濃度拡散層と、この高濃度拡散層表面
    に低抵抗接触する金属電極とを有し、上記金属電極と高
    濃度拡散層との接触する部分と上記低濃度拡散抵抗層と
    の間に表面層部分が欠如した高濃度拡散層の一部が存在
    することを特徴とする半導体抵抗素子。 2、前記金属電極は高濃度拡散表面にその上の絶縁膜に
    開けられた窓孔部を通して接続され、この窓孔部は金属
    電極位置に対し拡散抵抗側へずれた位置に形成されてい
    る特許請求の範囲第1項記載の半導体抵抗素子。
JP12607983A 1983-07-13 1983-07-13 半導体抵抗素子 Pending JPS6018950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12607983A JPS6018950A (ja) 1983-07-13 1983-07-13 半導体抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12607983A JPS6018950A (ja) 1983-07-13 1983-07-13 半導体抵抗素子

Publications (1)

Publication Number Publication Date
JPS6018950A true JPS6018950A (ja) 1985-01-31

Family

ID=14926086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12607983A Pending JPS6018950A (ja) 1983-07-13 1983-07-13 半導体抵抗素子

Country Status (1)

Country Link
JP (1) JPS6018950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561260U (ja) * 1992-01-27 1993-08-13 株式会社サヌキ 浴室用排水器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561260U (ja) * 1992-01-27 1993-08-13 株式会社サヌキ 浴室用排水器

Similar Documents

Publication Publication Date Title
JPS6018950A (ja) 半導体抵抗素子
JPH01192159A (ja) 半導体装置
JPH09102586A (ja) 半導体装置の製造方法
JPS6387762A (ja) 半導体装置の製造方法
JPH023238A (ja) 薄膜バイポーラトランジスタの製造方法
KR100964400B1 (ko) 반도체 소자의 콘택 구조체
JPS6161539B2 (ja)
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
JPS63102340A (ja) 半導体装置の製造方法
JPS61196533A (ja) 半導体装置の製造方法
JPH0484428A (ja) 半導体装置の製造方法
JPH01302748A (ja) 半導体装置の製造方法
JPS6276548A (ja) 半導体装置
JPS61176147A (ja) 半導体装置の製造方法
JPS61248547A (ja) 半導体装置の製造方法
JPS63313866A (ja) 半導体装置の製造方法
JPH0290625A (ja) 半導体装置
JPH0420256B2 (ja)
JPS62296452A (ja) 半導体装置の製造方法
JPS63281443A (ja) 半導体装置の製造方法
JPH05152316A (ja) トランジスタの製造方法
JPS58124268A (ja) 集積回路装置
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
JPS63177547A (ja) 半導体装置
JP2001244413A (ja) 半導体装置の製造方法