JPS63177547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63177547A JPS63177547A JP1026687A JP1026687A JPS63177547A JP S63177547 A JPS63177547 A JP S63177547A JP 1026687 A JP1026687 A JP 1026687A JP 1026687 A JP1026687 A JP 1026687A JP S63177547 A JPS63177547 A JP S63177547A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- conductive layer
- junction
- type
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 28
- 238000009792 diffusion process Methods 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 3
- 239000012535 impurity Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高抵抗素子を有する半
導体装置の構造に関する。
導体装置の構造に関する。
従来、半導体装置中に形成される高抵抗素子としては、
多結晶シリコン膜を用いたものが一般に使用されている
。不純物を導入していないか、或は非常に低濃度に不純
物を導入した多結晶シリコン膜を、回路上挿入したい導
電層間に平面的に設置し、各々の導電層とコンタクト孔
を介して電気的に接続させている。この様に形成される
抵抗は、多結晶シリコン膜の形成方法、膜厚等に依存す
るが、はぼ１０Ｉ０〜１０１２Ω／口の層抵抗であり、
高抵抗化するには平面的に幅に対して長さの比が大きな
形状の抵抗パターンを必要とする。この様な平面パター
ンは半導体装置の微細化にとっては不都合となる。
多結晶シリコン膜を用いたものが一般に使用されている
。不純物を導入していないか、或は非常に低濃度に不純
物を導入した多結晶シリコン膜を、回路上挿入したい導
電層間に平面的に設置し、各々の導電層とコンタクト孔
を介して電気的に接続させている。この様に形成される
抵抗は、多結晶シリコン膜の形成方法、膜厚等に依存す
るが、はぼ１０Ｉ０〜１０１２Ω／口の層抵抗であり、
高抵抗化するには平面的に幅に対して長さの比が大きな
形状の抵抗パターンを必要とする。この様な平面パター
ンは半導体装置の微細化にとっては不都合となる。
この問題を解決する為第４図に示すように、多結晶シリ
コン中に不純物を導入してＮ型多結晶シリコン８及びＰ
型多結晶シリコン７を形成してＰＮ接合を形成し、この
ＰＮ接合を回路的に逆バイアスが印加される方向に導電
層、例えばＮ型拡散領域２とタングステンシリサイド配
線９間に平面的に設置し、各々の導電層とコンタクト孔
４を介して電気的に接続する構造が提案されている。
コン中に不純物を導入してＮ型多結晶シリコン８及びＰ
型多結晶シリコン７を形成してＰＮ接合を形成し、この
ＰＮ接合を回路的に逆バイアスが印加される方向に導電
層、例えばＮ型拡散領域２とタングステンシリサイド配
線９間に平面的に設置し、各々の導電層とコンタクト孔
４を介して電気的に接続する構造が提案されている。
この方法では、多結晶シリコン中のＰＮ接合の逆バイア
スリークを高抵抗として利用しており、実効的な抵抗値
はＰＮ接合のリーク特性によって決まり、多結晶シリコ
ンの抵抗体としての長さには依らないから、抵抗体の面
積はＰＮ接合を形成し、各々の配線層とコンタクトを形
成する為に必要な最小面積にまで縮小できる。
スリークを高抵抗として利用しており、実効的な抵抗値
はＰＮ接合のリーク特性によって決まり、多結晶シリコ
ンの抵抗体としての長さには依らないから、抵抗体の面
積はＰＮ接合を形成し、各々の配線層とコンタクトを形
成する為に必要な最小面積にまで縮小できる。
尚、第４図において、１はＰ型車結晶シリコン基板、３
は眉間絶縁膜としてのシリコン酸化膜である。
は眉間絶縁膜としてのシリコン酸化膜である。
上述した従来の抵抗体は、平面的な構造となっているの
で、各導電層と接続する為に、少くともコンタクト孔２
個分のスペースを必要とする。この様に、平面的なスペ
ースが必要な構造は、更に半導体装置を微細化するうえ
で障害となってくる。
で、各導電層と接続する為に、少くともコンタクト孔２
個分のスペースを必要とする。この様に、平面的なスペ
ースが必要な構造は、更に半導体装置を微細化するうえ
で障害となってくる。
本発明の目的は、装置の微細化に障害とならない高抵抗
素子を有する半導体装置を提供することにある。
素子を有する半導体装置を提供することにある。
本発明の半導体装置は、半導体基体上に眉間絶縁膜を介
して形成された、少くとも２層の導電層を有する半導体
装置であって、前記上層の導電層と下層の導電層とは前
記層間絶縁膜中に形成され半導体材料で充填されたコン
タクト孔を介して接続され、かつコンタクト孔内の半導
体内又はコンタクト孔内の半導体と前記半導体基体間に
は縦方向にＰＮ接合が形成されているものである。
して形成された、少くとも２層の導電層を有する半導体
装置であって、前記上層の導電層と下層の導電層とは前
記層間絶縁膜中に形成され半導体材料で充填されたコン
タクト孔を介して接続され、かつコンタクト孔内の半導
体内又はコンタクト孔内の半導体と前記半導体基体間に
は縦方向にＰＮ接合が形成されているものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の一実施例の縦断面図である。
第１図において、Ｐ型車結晶シリコン基体１表面には、
下層の導電層としてのＮ型拡散領域２と層間絶縁膜とし
てのシリコン酸化膜３とが形成されており、そして、こ
のシリコン酸化膜３上にはシリコン酸化膜３に設けられ
たコンタクト孔４を介してＮ型拡散領域２に接続された
タングステンシリサイド配線９が上層の導電層として形
成されている。更に、このコンタクト孔４にはＰ型多結
晶シリコン７とＮ型多結晶シリコン８が充填されている
。
下層の導電層としてのＮ型拡散領域２と層間絶縁膜とし
てのシリコン酸化膜３とが形成されており、そして、こ
のシリコン酸化膜３上にはシリコン酸化膜３に設けられ
たコンタクト孔４を介してＮ型拡散領域２に接続された
タングステンシリサイド配線９が上層の導電層として形
成されている。更に、このコンタクト孔４にはＰ型多結
晶シリコン７とＮ型多結晶シリコン８が充填されている
。
このように構成された第１の実施例においては、タング
ステンシリサイド配線９と、Ｎ型拡散領域２との間にＮ
ＰＮ接合が形成され、正負いずれの電圧印加に対しても
逆方向ＰＮ接合が導電層間に設置されることとなり、Ｐ
Ｎ接合の逆バイアスリークに対応する高抵抗素子が形成
されたことになる。次に、第１の実施例の製造方法を第
２図（ａ）〜（ｅ）を用いて説明する。
ステンシリサイド配線９と、Ｎ型拡散領域２との間にＮ
ＰＮ接合が形成され、正負いずれの電圧印加に対しても
逆方向ＰＮ接合が導電層間に設置されることとなり、Ｐ
Ｎ接合の逆バイアスリークに対応する高抵抗素子が形成
されたことになる。次に、第１の実施例の製造方法を第
２図（ａ）〜（ｅ）を用いて説明する。
まず、第２図（ａ）に示すように、Ｐ型車結晶シリコン
基体１表面にヒ素を導入しＮ型拡散領域２を形成し、次
いで眉間絶縁膜となるシリコン酸化膜３を１μｍの厚さ
に成長する。続いてＮ型拡散領域２上に、１μｍ角のコ
ンタクト孔４を開孔する。ここまでの構造は、公知の任
意の方法で形成できる。
基体１表面にヒ素を導入しＮ型拡散領域２を形成し、次
いで眉間絶縁膜となるシリコン酸化膜３を１μｍの厚さ
に成長する。続いてＮ型拡散領域２上に、１μｍ角のコ
ンタクト孔４を開孔する。ここまでの構造は、公知の任
意の方法で形成できる。
次に、第２図（ｂ）に示すように、シリコン酸化膜３を
マスクとしてＮ型不純物であるリンをＩ Ｘ １０ ”
ｃｍ２だけイオン打込して、コンタク１へ孔部に深いＮ
型拡散領域５を形成する。これは次にコンタクト孔４内
にＰ壁領域を形成する為に導入されるボロンがヒ素導入
による浅いＮ型拡散領域２を突き抜けて、Ｐ型車結晶シ
リコン基体１と短絡するのを防ぐ為のものであり、第１
の実施例を実現するのには望ましい工程である。
マスクとしてＮ型不純物であるリンをＩ Ｘ １０ ”
ｃｍ２だけイオン打込して、コンタク１へ孔部に深いＮ
型拡散領域５を形成する。これは次にコンタクト孔４内
にＰ壁領域を形成する為に導入されるボロンがヒ素導入
による浅いＮ型拡散領域２を突き抜けて、Ｐ型車結晶シ
リコン基体１と短絡するのを防ぐ為のものであり、第１
の実施例を実現するのには望ましい工程である。
次に、第２図（ｃ）に示すように、基体表面全面に１．
５μｍの厚さに多結晶シリコン膜６を通常のＣＶＤ法で
成長すると、１μｍ角のコンタクト孔４は、完全に多結
晶シリコンで埋め込まれ、その表面はほぼ平坦となる。
５μｍの厚さに多結晶シリコン膜６を通常のＣＶＤ法で
成長すると、１μｍ角のコンタクト孔４は、完全に多結
晶シリコンで埋め込まれ、その表面はほぼ平坦となる。
次いで、ＣＦ４系のプラズマエツチング法によって多結
晶シリコン膜６をエツチングしコンタクト孔４中のみに
多結晶シリコン膜６を残し、他の部分の多結晶シリコン
膜６を除去する。
晶シリコン膜６をエツチングしコンタクト孔４中のみに
多結晶シリコン膜６を残し、他の部分の多結晶シリコン
膜６を除去する。
次に、第２図（ｄ）に示すように、Ｐ型不純物であるボ
ロンを１００ ｋｅＶのエネルギーで１ｘ １０１５／
ｃｍ２だけイオン打込し、続いてＮ型不純物であるヒ素
を５ＱｋｅＶのエネルギーで１×１０ ］ ６ ／ Ｏ
１２だけイオン打込みする。その結果、イオンの到達距
離の差によってコンタクト孔４中に埋め込まれた多結晶
シリコン中の下層はＰ型多結晶シリコン７に、そして上
層はＮ型多結晶シリコン８となる。
ロンを１００ ｋｅＶのエネルギーで１ｘ １０１５／
ｃｍ２だけイオン打込し、続いてＮ型不純物であるヒ素
を５ＱｋｅＶのエネルギーで１×１０ ］ ６ ／ Ｏ
１２だけイオン打込みする。その結果、イオンの到達距
離の差によってコンタクト孔４中に埋め込まれた多結晶
シリコン中の下層はＰ型多結晶シリコン７に、そして上
層はＮ型多結晶シリコン８となる。
次に、第２図（ｅ）に示すように、タングステンシリサ
イド膜をスパッタリング法で２０００人の厚さに成長し
、所望の配線形状にパターニングしタングステンシリサ
イド配線９を形成する６次で、水素或は不活性ガス雰囲
気中で高出力ハロゲンランプを用い１０００℃１０秒の
短時間アニールを行う。このアニールによってコンタク
ト孔４を埋め込んだ多結晶シリコン中のＰ型不純物であ
るボロンとＮ型不純物であるヒ素を活性化すると同時に
、タングステンシリサイド配線９の低抵抗化も同時に行
なう。ここで、ハロゲンランプを用いた短時間アニール
を行うのは、埋め込まれた多結晶シリコン中での不純物
分布を大きく変動させない為である。
イド膜をスパッタリング法で２０００人の厚さに成長し
、所望の配線形状にパターニングしタングステンシリサ
イド配線９を形成する６次で、水素或は不活性ガス雰囲
気中で高出力ハロゲンランプを用い１０００℃１０秒の
短時間アニールを行う。このアニールによってコンタク
ト孔４を埋め込んだ多結晶シリコン中のＰ型不純物であ
るボロンとＮ型不純物であるヒ素を活性化すると同時に
、タングステンシリサイド配線９の低抵抗化も同時に行
なう。ここで、ハロゲンランプを用いた短時間アニール
を行うのは、埋め込まれた多結晶シリコン中での不純物
分布を大きく変動させない為である。
第３図は本発明の第２の実施例の縦断面図である。
Ｐ型車結晶シリコン基体１表面に下層の導電層としてＮ
型拡散領域２と、シリコン酸化膜３とを形成したのちコ
ンタクト孔４を設ける。そして、コンタクト孔中をＰ型
多結晶シリコン７で充填したのち、上層の導電層として
タングステンシリサイド配線９を設ける。
型拡散領域２と、シリコン酸化膜３とを形成したのちコ
ンタクト孔４を設ける。そして、コンタクト孔中をＰ型
多結晶シリコン７で充填したのち、上層の導電層として
タングステンシリサイド配線９を設ける。
このように構成された第２の実施例では、タングステン
シリサイド配線９とＮ型拡散領域２との間にＰＮ接合が
形成される。これは第１の実施例とは異なり、１個のＰ
Ｎ接合であるから、逆バイアス印加方向に対してのみ高
抵抗となるが、バイアスの印加方向が限定される半導体
装置においてはこれで充分である。
シリサイド配線９とＮ型拡散領域２との間にＰＮ接合が
形成される。これは第１の実施例とは異なり、１個のＰ
Ｎ接合であるから、逆バイアス印加方向に対してのみ高
抵抗となるが、バイアスの印加方向が限定される半導体
装置においてはこれで充分である。
この第２の実施例の製造方法は、第１の実施例の製造方
法におけるコンタクト孔中の多結晶シリコンへの、Ｎ型
不純物であるヒ素のイオン打込工程を省略すればよく、
他は全く同じであり、第１の実施例に比して製造工程を
簡略化できる利点がある。
法におけるコンタクト孔中の多結晶シリコンへの、Ｎ型
不純物であるヒ素のイオン打込工程を省略すればよく、
他は全く同じであり、第１の実施例に比して製造工程を
簡略化できる利点がある。
なお、上述の実施例においては、コンタクト孔中に充填
する半導体材料として、ＣＶＤ法で成長させた多結晶シ
リコンを用いたが、コンタクト孔中の単結晶シリコン基
体上に選択的にエピタキシャル成長させた単結晶シリコ
ンも使用可能であり、また必要に応じてシリコン以外の
半導体材料も使用可能である。
する半導体材料として、ＣＶＤ法で成長させた多結晶シ
リコンを用いたが、コンタクト孔中の単結晶シリコン基
体上に選択的にエピタキシャル成長させた単結晶シリコ
ンも使用可能であり、また必要に応じてシリコン以外の
半導体材料も使用可能である。
さらに、本実施例では、下層の導電層として単結晶シリ
コン基体表面の不純物拡散領域を用いたが、下層の導電
層としては多結晶シリコン膜等であってもよい。更に、
本発明において、各部の材料は適宜変更し得ることは勿
論である。
コン基体表面の不純物拡散領域を用いたが、下層の導電
層としては多結晶シリコン膜等であってもよい。更に、
本発明において、各部の材料は適宜変更し得ることは勿
論である。
以上説明したように本発明は、上層と下層の導電層間の
層間絶縁膜のコンタクト孔を半導体材料で充填し、その
半導体内又はコンタクト孔内の半導体と半導体基体間に
、縦方向にＰＮ接合を形成することによって、高抵抗素
子を構成するため、従来の装置のように高抵抗素子を配
置する為の平面的なスペースを必要としない。即ち、高
抵抗素子を必要とする半導体装置に本発明を利用すれば
、抵抗素子部の面積を考慮せずに、自由に装置の小型化
を図ることができるという効果がある。
層間絶縁膜のコンタクト孔を半導体材料で充填し、その
半導体内又はコンタクト孔内の半導体と半導体基体間に
、縦方向にＰＮ接合を形成することによって、高抵抗素
子を構成するため、従来の装置のように高抵抗素子を配
置する為の平面的なスペースを必要としない。即ち、高
抵抗素子を必要とする半導体装置に本発明を利用すれば
、抵抗素子部の面積を考慮せずに、自由に装置の小型化
を図ることができるという効果がある。
第１図は不発明第１の実施例の縦断面図、第２図は第１
図の第１の実施例の製造方法を説明するための工程順に
示した半導体チップの断面図、第３図は本発明の第２の
実施例の縦断面図、第４図は従来の半導体装置の一例の
縦断面図である。 １・・・Ｐ型車結晶シリコン基体、２・・・Ｎ型拡散領
域、３・・・シリコン酸化膜、４・・・コンタクト孔、
５・・・Ｎ型拡散領域、７・・・Ｐ型多結晶シリコン、
８・・・Ｎ型多結晶シリコン、９・・・タングステンシ
リサイｌ ≦；〆） ブ図 第３図
図の第１の実施例の製造方法を説明するための工程順に
示した半導体チップの断面図、第３図は本発明の第２の
実施例の縦断面図、第４図は従来の半導体装置の一例の
縦断面図である。 １・・・Ｐ型車結晶シリコン基体、２・・・Ｎ型拡散領
域、３・・・シリコン酸化膜、４・・・コンタクト孔、
５・・・Ｎ型拡散領域、７・・・Ｐ型多結晶シリコン、
８・・・Ｎ型多結晶シリコン、９・・・タングステンシ
リサイｌ ≦；〆） ブ図 第３図
Claims (1)
- 半導体基体上に層間絶縁膜を介して形成された、少くと
も２層の導電層を有する半導体装置において、前記上層
の導電層と下層の導電層とは前記層間絶縁膜中に形成さ
れ半導体材料で充填されたコンタクト孔を介して接続さ
れ、かつコンタクト孔内の半導体内又はコンタクト孔内
の半導体と前記半導体基体間には縦方向にＰＮ接合が形
成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026687A JPS63177547A (ja) | 1987-01-19 | 1987-01-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026687A JPS63177547A (ja) | 1987-01-19 | 1987-01-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63177547A true JPS63177547A (ja) | 1988-07-21 |
Family
ID=11745511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026687A Pending JPS63177547A (ja) | 1987-01-19 | 1987-01-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63177547A (ja) |
-
1987
- 1987-01-19 JP JP1026687A patent/JPS63177547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083816B1 (en) | Semiconductor device having an interconnection pattern | |
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| US4322882A (en) | Method for making an integrated injection logic structure including a self-aligned base contact | |
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| JPS6224944B2 (ja) | ||
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS63177547A (ja) | 半導体装置 | |
| EP0367293B1 (en) | Methods of fabricating semiconductor devices having a bipolar transistor | |
| JPS5856460A (ja) | 半導体装置の製造方法 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH09260588A (ja) | 半導体装置 | |
| JP2527044B2 (ja) | 集積回路装置用組込抵抗の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH09129884A (ja) | Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法 | |
| JPS6161548B2 (ja) | ||
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS62264643A (ja) | 半導体装置の製造方法 | |
| JPH03155155A (ja) | Ｍｉｓ容量素子を組込んだ半導体集積回路の製造方法 | |
| JPH02284432A (ja) | 架橋エミッタドープ済シリサイドトランジスタ | |
| JPS61181147A (ja) | 半導体装置の製造方法 | |
| JPH033265A (ja) | 半導体装置の製造方法 |