JPS60170248A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60170248A
JPS60170248A JP59025198A JP2519884A JPS60170248A JP S60170248 A JPS60170248 A JP S60170248A JP 59025198 A JP59025198 A JP 59025198A JP 2519884 A JP2519884 A JP 2519884A JP S60170248 A JPS60170248 A JP S60170248A
Authority
JP
Japan
Prior art keywords
resin
heat sink
plate
lead frame
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59025198A
Other languages
English (en)
Inventor
Shinjiro Kojima
小島　伸次郎
Toshihiro Kato
加藤　俊博
Hiroshi Matsumoto
博 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59025198A priority Critical patent/JPS60170248A/ja
Publication of JPS60170248A publication Critical patent/JPS60170248A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、電力用半導体素子などを搭載した放熱板付半
導体装置に関し、さらに詳しくは半導体素子と放熱板と
が絶縁されている放熱板付絶縁型半導体装置に関するも
のであって、例えばパワートランジスタアレイなどに適
用される。
［発明の技術的背景］ 素子と放熱板とが絶縁されている型式の従来公知の半導
体装置は、放熱板に固着されたセラミック板上に素子あ
るいは素子を搭載したリードフレームベッドが固着され
ている方式のものの他、最近ではアルミニウム板に銅箔
を接着剤で貼り付（プたアルミ銅張絶縁基板を用い、そ
の銅箔をエツチングしたパターン上に素子を搭、載する
方式（アルミニウム板が放熱板となり接着剤層が絶縁層
となる）のものが多く利用されるようになっている。
アルミ銅張絶縁基板の利用が多くなったのは、【？ラミ
ック板より加二［性に勝っているためである。
次に第１図乃至第４図により−１記アルミ銅張絶縁Ｍ板
を用いた従来公知の絶縁型半導体装置を具体的に説明す
る。
第１図は絶縁型半導体装置の外観平面図（本発明に係る
ものも外観は同じである）であり、１は封１に樹脂、２
は締付部分だけが外観に現われているｈり熱板、３はリ
ード部だけが外観に現われ−Ｃいるリードフレームであ
る。
第２図は放熱板として用いられるアルミ銅張絶縁基板２
Ａの平面図であり、同図において基板２△はアルミニウ
ム板２１がベースとなっており、表面にリードフレーム
の素子ベッドを半田付けするための銅箔パターン２２が
エツチング加工により残されてＪ３す、エツチングされ
た表面には接着剤層２３か露出１ノでいる。
第３図はリードフレームの平面図であり、り一ドル−ム
３は複数の半導体素子を搭載するベッド部３１とリード
部３２どフレー１１３３とからなっている。
第４図は上記のアルミ銅張絶縁Ｌｌ板２△とり一ドフレ
ーム３を使用して構成した従来公知の絶縁型半導体装置
の拡大断面図（第１図のＴＶ　−ＴＶ線に沿うもの）で
ある。　同図において４はアルミ銅張絶縁基板２△の銅
箔パターン２２とリードフレーム３のベッド部３１どを
固着する半田層、６は半導体索子５どリードフレームベ
ッド部３１どを固着する固＠層、７は半導体索子５とリ
ードフレームリード部３２とを接続する金属細線、そし
て封止樹脂１はアルミ銅張絶縁基板２Ａのアルミニウム
板２１の一面が露出するように１〜ランスフフツ成形さ
れている。
前述したように、アルミ銅張絶縁基板を用いた場合の索
子５ど放熱板であるアルミニウム板２１との絶縁は接着
剤層２３に′よりどられている。
この接着剤層２３は、アルミナ粉末などを多聞に含有さ
せて高熱伝導性にした接着剤ｒ　ｉｏｏμｍ　Ｉメ下の
薄層にしであるために有効に放熱できると考えられてい
る。
１ずＶ國技術の問題点１ （）かしながら、ト記公知のアルミ銅張絶縁基板を用い
た絶縁型半導体装置には次のような欠点があった。
（１）　アルミ銅張絶縁基板の素材は接着剤層の１１ツ
カを均一にづるためにぜいぜい１０００ａ＋ｍ口の大き
さであり、また全面に銅箔が貼り付【ノられているため
に銅箔パターンを形成するにはエツヂング加−■−が必
要であり、さらに基板の外形抜きは銅箔パタ　ン位ｈ“
に合わせ゛（行う必要があるなどアルミ銅張絶縁基板の
加−■能率が低い。
（２）　接着剤層は充填材の含有率の高い接着剤Ｃ（１
４成されているため銅箔エツチング液（塩化第一鉄、硝
酸第二鉄溶？ａなど）やエラチンブレジス１へ剥Ｎ１液
（苛ｆ１ソーダ液など）に対する耐性が低り、ｆＩ秤類
や処理条イ４１に制約があり、また銅箔接省力などの特
ＦＪ低トを招きやずい。
（３）　接着剤層中の充填材が塞板外形抜きの際に金型
摩耗を起しやすく、その程度は超硬製金型で５０００パ
ンチで歯研づる必要がある程極めて太きい。
（４）　組立には、アルミ銅張絶縁基板とリードフレー
ムとを半田何番プＪる工程が必要であり、この半田付番
ノ作業の巧拙にＪ：る栄の光〈トが熱伝導性を低下させ
る要因どなっている。
以上の、Ｊ：うにノフルミ銅張絶縁基板を用いた絶縁型
半導体装置では、セラミック板を用いた場合にりも加工
性は高いけれども、累月、エツチング加工、プレス加工
、組立加工に多くの欠点があるために加工費が高く、ま
た熱伝導１’ｌも２１４ＩＯ層の栄の゛発生などにより
所期の熱伝導性が安定的に得られないという問題点があ
った。
［発明のＵ的］ 本発明の目的は、上記セラミック板絶縁方式ヤ）ルミ銅
張絶縁基板方式に存する加工組立の原価高及び熱伝導性
の不安定を改善する新規な構造の絶縁型半導体装置を提
供することにある。
［発明の概要］ 本発明は、特許請求の範囲に記載したように、アルミ銅
張絶縁基板のような複合素材でイｊいアルミニラム条や
銅条のような金属条から加工した放熱板を用い、放熱板
とリードフレームとをその間に所定の間隙を置いてトラ
ンスファ金型内に配置し、高熱伝導性樹脂を１〜ランス
フア成形して上記間隙内に充填された樹脂層で絶縁をと
る方式の絶縁型半導体装Ｕである。
本発明者らは、例えば上記間隙を高熱伝導性樹脂に応じ
て０．５〜０．６ｍｍとすれば通常の成形条件の下でも
間隙充填樹脂層に熱伝導性に有害な成形気泡の発生が抑
えられ、また放熱板と封止樹脂に熱膨服率に比較的差が
ある場合にも放熱板の辺に板Ｉ＋？をｉνくする潰しを
するとともに放熱板表面に引きはがしを不能にする溝を
設番ノれば放熱性を阻害する界面のはがれが抑えられ、
ざらに封止樹脂に熱伝導率λ−４０Ｘ１０’　ｃａｔ　
／Ｃｌ１ｌ−Ｓ　−’Ｃ以上の高熱伝導性樹脂を用いる
ことにより、従来方式に必要であった半田何番ノ工程の
ような放熱性を悪化させる加工組立要因をなくザことが
できて安定な所望の放熱性が得られる一方、素材費と加
工費が激減できることを確認して、新規な構造の絶縁型
［発明の実施例１ 以下本発明の一実施例を第５図乃至第７図を参照して説
明する。　実施例の説明図面において従来例説明の第１
図乃至第４図と同符号で表示したものは従来例における
と差異のないものであるのでその説明を省略する。
第５図はこの実施例における放熱板の平面図である。　
同図にお（プる放熱板２Ｂはアルミニウム系金属条から
打抜加工して得られたものである。
放熱板２Ｂと樹脂との密着を向上させるために、樹脂に
埋め込まれる辺（第１図参照）には板厚が薄くなるよう
に潰し２５及び２６が、また樹脂どの界面にあたる上面
に溝２７が形成されている。
放熱板がアルミニウムであるとアルミニウムの熱膨張係
数（２３，６Ｘ　１０−’　／　’Ｃ）は樹脂のそれ（
２４×１０−６／’Ｃ）に近いので封止後の放熱板のそ
りはほとんど問題にならないので上記の潰し２５及び□
２６並びに満２７を設けなくてもよいが、銅系金属の場
合には樹脂との熱膨張係数差が大なのでこの潰し及び溝
等の工夫が大切である。　溝２７の形状はＶ字溝でも有
効であるが、第７間断面に承りような放熱板鉛直方向の
はがれを係１にする形状のものが好ましい。　このよう
な係Ｉト形状の満２７は、例えば第６図（ａ　）に示寸
ように第一のＶ字ｔｆｊ　２７　ａを打刻したのり第二
のＶ字ｉＭ　２７　ｂを打刻し、第一のＶ字溝２７ａを
変形させることによって得られる。
第７図は、第５図放熱板２Ｂを用いた実施例の絶縁型半
導体装置について、第４図と同様第１図ＩＶ　−ＩＶ線
に沿う拡大断面図で示したものである。
放熱板２Ｂは０．５〜０．６１ｍの間隙７１をへだてて
リードフレーム３のベッド部３１と対向して配置され、
トランスファ成形することによって樹脂が気泡なくこの
間隙７１に充填されて素子５と放熱数２１３とが絶縁さ
れるとともに、潰し部２５゜２６が樹脂に埋め込まれて
放熱板のそりが防止されまた潜２７にも樹脂が喰い込ん
で界面での密着が宋される。
ｈシ熱板２Ｂとリードフレーｌいベッド部３１の間隙７
１を成形中所定の刈払に保つ手段は、放熱板２Ｂを金型
の下型に落し込み放熱板の締結孔２８に対応１−る金型
のビンによって水平方向の移動をまた上型で締結孔２８
周辺を押えて上下方”向の移動を固定する一方リードフ
レーム３を−Ｌ下型間にはさみこむことによって達成さ
れる。
放熱板２Ｂとリードフレームベッド部３１との間隙寸法
は、樹脂成形性によって異なるが、例えば市販の封止用
樹脂Ｍ　Ｐ　−４０００（日東電■ネ１製商品名）を用
いたときは０．５ｍｌ１１以上とすれば間隙充填樹脂層
に大きな気泡（約０．３〜０．５ｍｍφ）の発生が抑え
られ、放熱性の不安定層のなくなることが確認された。
　他の封止用樹脂を調べたところ、若干の差異があって
も０．４５１１１１１１以上の間隙があればよいことが
わかった。　また気泡の発生はゲートの位置、ガスベン
トの位置などの金型設計によって変るので注意する必要
がある。
間隙充填樹脂層の放熱性は、前記したように層内におけ
る大きな気泡の存在、放熱板と樹脂界面の剥れに加えて
、樹脂の熱伝導率によって左右ざれる。　前記間隙が０
．５〜０．６１ｍであるとき熱伝導率λか３０ｘ１０’
　ｃａｌ　／ｃｉ−ｓ　−’Ｃ〜６８Ｘ１０’ｃａｔ　
／　ｃ、ｎ＋　−ｓ　・℃の間の高熱伝導性樹脂を多種
類調製して成形し放熱性を調査してみると、λが４０ｘ
　１０’　ｃａｔ　／ｃ、ｍ−ｓ　・℃以上の樹脂を用
うれば所明の放熱性が４１られるど判断された。　この
ように従来公知のアルミ銅張絶縁基板の絶縁層（接着剤
層）の層厚（０，１ｍｍ以下）に比べで、この実施例の
絶縁層（間隙充填樹１１Ｒ層）の層厚く０．５〜・０．
６ｍｍ　）が格段に厚いにもかかわらずおどろくべきこ
とに放熱性が同等になるのは、従来例にお（プる生ト１
１層４（第４図参照）のような他の接合層に、」：る放
熱性用害要因となる層構造が不要となるためζ・ある。
［発明の効ＥＡ］ 本発明の新規な構造の絶縁型半導体装置によれば、従来
公知のアルミ銅張絶縁基板を用いたものに比較して次に
列記する効果を挙げることができる。
（１）　放熱板の製作には、複合材料でない１１１１ｉ
ｌｉなアルミ条などを外形打抜するだけで加工できる。
即ちアルミ銅張絶縁基板のようにエツチング加工、打抜
加工の際のパター゛ン合せを要ｔ！ｆ１コイル状の金属
条の連続打抜加工が容易にできて加工能率が高い。　そ
のため素材費は従来の約１／３で済み、加工費を含める
と１／４〜１１５ｒ″済み大きなコストダウンができる
。
（２）　打抜加工用金型の寿命は、単純なアルミ条の打
抜きで摩耗性の接着剤層など打抜く必要がないから、金
型の摩耗は極めて少ない。
（３）　従来方式のように放熱板とリードフレームとは
半田層などで接合されていないから、放熱性を阻害する
ことがな〈従来方式と同等の高放熱性と高絶縁性（耐圧
５ｋＶ＞の外囲器が得られるとともに、半田付は工程な
ど接合工程が省略できる。
（４）　放熱板がアルミニウム金属製である場合は、封
止樹脂と熱膨張係数が近いので封止後の放熱板のソリは
ほとんど問題にならない。
その結果、本発明により加工組立費の低減とともに安定
した所望の放熱特性を有する絶縁型半導体装置が捉−供
される。
【図面の簡単な説明】
第１図は本発明と従来例に関連する絶縁型半導体装置の
外観平面図、第２図は従来例に使用され−るアルミ銅張
絶縁基板からなる放熱板の平面図、第３図は本発明と従
来例に使用されるリードフレームの平面図、第４図は従
来例の第１図ＩＶ　−ＩＶ線に沿う拡大断面図、第５図
は本発明の一実施例に使用される放熱板の平面図、第６
図（ａ）、（ｂ）はｆ７７５図の溝の形成法を説明する
図、第７図は本発明の一実施例の第１図ｒｖ　−＋ｖ線
に沿う拡大断面図である。 １・・・封止樹脂、　２，２Δ、２Ｂ・・・放熱板、３
・・・リードフレーム、　３１・・・リードフレームベ
ッド部、　４・・・半田層、　５・・・半導体素子、　
７・・・金属細線、　７１・・・間隙、　２５．２−６
・・・潰し、２７・・・溝。 特許出願人　東京芝浦電気株式会ネ１ 第１図 第４図 第３図　第２図

Claims (1)

  1. 【特許請求の範囲】 １　単数又は複数の半導体素子ベレットを搭載しかつ金
    属細線で該半導体素子と接続することにより上面に回路
    構成をした銅系金属製リードフレームと、上面が該リー
    ドフレームのＦ面と所定の間隙をへだてて対向するよう
    に配置した放熱板と、上記リードフレーム下面と上記放
    熱板上面との間隙を充填して絶縁をとるとともに該放熱
    板下面が露出するように高熱伝導性樹脂によりトランス
    ファ樹脂封止してなることを特徴とする放熱板付絶縁型
    半導体装置。 ２　放熱板が、アルミニウム系金属製の放熱板（゛ある
    特許請求の範囲第１項記載の半導体装置。 ３　放熱板が、封止樹脂との密着が向上するように、封
    止樹脂に埋め込まれる辺の少なくとも一部を板厚が薄く
    なるにうに潰すとともに上面に溝を設けた銅系金属製の
    放熱板である特許請求の範囲第１項記載の半導体装置。
JP59025198A 1984-02-15 1984-02-15 半導体装置 Pending JPS60170248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59025198A JPS60170248A (ja) 1984-02-15 1984-02-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59025198A JPS60170248A (ja) 1984-02-15 1984-02-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS60170248A true JPS60170248A (ja) 1985-09-03

Family

ID=12159251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59025198A Pending JPS60170248A (ja) 1984-02-15 1984-02-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS60170248A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244174A (ja) * 1989-03-17 1990-09-28 Konica Corp トナーカートリッジ
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
JPH04307760A (ja) * 1991-04-04 1992-10-29 Mitsubishi Electric Corp 樹脂封止形半導体装置
US5814878A (en) * 1995-11-30 1998-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2013161956A (ja) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp 半導体装置
JP2017055146A (ja) * 2011-09-08 2017-03-16 ローム株式会社 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP2019153740A (ja) * 2018-03-06 2019-09-12 三菱電機株式会社 電力半導体装置、電力半導体装置の製造方法、および回転電機

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244174A (ja) * 1989-03-17 1990-09-28 Konica Corp トナーカートリッジ
US4961107A (en) * 1989-04-03 1990-10-02 Motorola Inc. Electrically isolated heatsink for single-in-line package
JPH04307760A (ja) * 1991-04-04 1992-10-29 Mitsubishi Electric Corp 樹脂封止形半導体装置
US5814878A (en) * 1995-11-30 1998-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2017055146A (ja) * 2011-09-08 2017-03-16 ローム株式会社 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP2013161956A (ja) * 2012-02-06 2013-08-19 Mitsubishi Electric Corp 半導体装置
JP2019153740A (ja) * 2018-03-06 2019-09-12 三菱電機株式会社 電力半導体装置、電力半導体装置の製造方法、および回転電機

Similar Documents

Publication Publication Date Title
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
JP2509607B2 (ja) 樹脂封止型半導体装置
JPS63205935A (ja) 放熱板付樹脂封止型半導体装置
JPS6139555A (ja) 放熱板付樹脂封止形半導体装置
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
KR20010068290A (ko) 적층형 패키지 및 그 제조 방법
US5659199A (en) Resin sealed semiconductor device
JPS60170248A (ja) 半導体装置
KR960039449A (ko) 반도체 패키지, 리드프레임 및 제조방법
JP2905609B2 (ja) 樹脂封止型半導体装置
JP3120976B2 (ja) 半導体装置の製造方法
JPS60137041A (ja) 樹脂封止形半導体装置
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
JP4030956B2 (ja) 電力用半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JPH0637217A (ja) 半導体装置
JP3543681B2 (ja) リードフレーム
JPS61198658A (ja) 樹脂封止型半導体装置
JP3379246B2 (ja) 放熱板付きリードフレームおよびその製造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH0617249U (ja) 半導体装置
JPS6056309B2 (ja) リ−ドフレ−ムおよびその製造方法
JPH0974160A (ja) 半導体装置およびその製造方法
JPS6021547A (ja) 半導体装置
JPH01179439A (ja) 樹脂封止形半導体装置