JP3120976B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3120976B2
JP3120976B2 JP34919898A JP34919898A JP3120976B2 JP 3120976 B2 JP3120976 B2 JP 3120976B2 JP 34919898 A JP34919898 A JP 34919898A JP 34919898 A JP34919898 A JP 34919898A JP 3120976 B2 JP3120976 B2 JP 3120976B2
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
semiconductor element
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34919898A
Other languages
English (en)
Other versions
JP2000174203A (ja
Inventor
秀樹 竹原
裕治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP34919898A priority Critical patent/JP3120976B2/ja
Publication of JP2000174203A publication Critical patent/JP2000174203A/ja
Application granted granted Critical
Publication of JP3120976B2 publication Critical patent/JP3120976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を備え
る半導体装置およびその製造方法に関し、特にそのパッ
ケージ構造に関するものである。
【0002】
【従来の技術】電源部品およびその関連部品を中心とし
て、従来使用されてきたリレー部品からMOSFETな
どのスイッチング素子への移行が進んでいる。これは、
リレー部品よりもスイッチング素子の方が、省エネルギ
ーで、かつ低価格であることによる。このような電源部
品およびその関連部品に用いられる従来の半導体装置と
しては、以下の装置が挙げられる。
【0003】従来の半導体装置の構成例を図8(a)お
よび(b)ならびに図9に示す。図8(a)は、従来の
半導体装置800の斜視図であり、(b)は(a)のA
−A’線に沿った断面図である。図9は、別の従来の半
導体装置900の斜視図であり、従来の半導体装置80
0をその内部に備えている。
【0004】図8(a)および(b)に示すように、銅
板からなるリードフレーム(金属板)81の一部である
半導体素子載置部81a上に、半導体素子85がハンダ
などの金属(図示せず)で取り付けられて載置されてい
る。半導体素子85は、電流を外部に引き出すための端
子リード81bとアルミ線などの金属線86で電気的に
接続されている。ここで、端子リード81bは、リード
フレーム81の一部であり、半導体素子載置部81aと
一体的に形成されている。リードフレーム81の半導体
素子載置部81aと、半導体素子85と、金属線86
と、端子リード81bの一部とを埋設するように、エポ
キシ樹脂87でトランスファーモールドにより封止し
て、半導体装置800が成型されている。
【0005】一般に、リードフレーム81の半導体素子
載置部81aは、過渡熱抵抗を低減させるために、端子
リード81bよりも厚い板厚を有している。すなわち、
半導体装置800のリードフレーム81として、所謂
「段差付きリードフレーム」が使用されている。また、
リードフレーム81の半導体素子載置部81aの素子を
載置する側と反対側の面(以下、「下面」とする)は、
0.4〜0.5mmの厚さのエポキシ樹脂87で全体的
に覆われて、外部と絶縁されている。
【0006】このような半導体装置800は、小〜中電
流を扱う場合に適しており、半導体素子部を自立状態
で、すなわち単独で使用されることが多い。これに対し
て、大電流を扱う場合には、図9に示す半導体装置90
0が適することが知られている。
【0007】図9に示すように、従来の半導体装置90
0においては、アルミ放熱板83に複数の上述の半導体
装置800が設けられている。ここで、各半導体装置8
00は、ワッシャ90と、半導体装置800と、アルミ
放熱板83に設けられたネジ切り91とをこの順に通過
するネジ92によって固定されている。半導体装置80
0とアルミ放熱板83との間には、半導体装置800か
らアルミ放熱板83への熱伝導性を向上させるためにシ
リコングリース93が塗布されている。なお、図9にお
いては、理解を助けるために1つの半導体装置800が
ネジ92で固定されていない部分分解図を示している。
このような構成により、半導体装置900においては、
半導体装置800を単独で使用する場合よりも、熱容量
および放熱性を向上させることができる。
【0008】
【発明が解決しようとする課題】上記のような従来の半
導体装置においては、リードフレームの半導体素子載置
部の下面を埋設するエポキシ樹脂は、半導体素子と半導
体素子載置部とを含む全体を樹脂封止する際に、同時に
形成される。図9に示すように、リードフレームの下面
と、アルミ放熱板との間に配設される樹脂は、半導体素
子によって生成される熱をアルミ放熱板へ伝導して放散
させるために、高い熱電導性を必要とする。このため、
封止用樹脂として、高い熱伝導率を有し、かつ容易に成
型し得るような組成範囲内にある樹脂を選択する必要が
ある。従って、従来の半導体装置においては、大電流お
よび高負荷の条件下での使用に限界がある。また、パッ
ケージの標準サイズが予め決められているので、大型の
半導体素子および/または複数個の素子を1つのパッケ
ージに納めることは困難である。さらに、従来の半導体
装置を作製するためには、樹脂で素子を封止する必要が
あるので、これに用いられる高価な封止設備および封止
金型を必要とする。
【0009】従って、従来の半導体素子のパッケージで
は、封止用樹脂の組成範囲が熱伝導率を指標として素子
の安全動作領域に制約されること、大型の半導体素子お
よび/または複数の素子を1つのパッケージに納めるこ
とが困難なことなどの課題があった。さらに、従来の半
導体装置を作製するためには、樹脂で素子を封止する必
要があるので、封止設備および封止金型を必要とする。
さらに、このとき、金属板(この場合、リードフレー
ム)の厚みに応じて、種々の封止金型を必要とする。こ
れは、半導体装置のコストダウン化を妨げる要因となっ
ている。
【0010】本発明は、上記のような従来の課題を解決
するためになされたものであり、本発明の目的は、半導
体素子の熱抵抗が低くて、その安全動作領域が広い、半
導体素子の電気的特性を最大限に利用することができ、
大型の半導体素子および/または複数個の半導体素子を
載置することができ、かつ高価な封止設備および封止金
型を不要とする、生産性の高い半導体装置およびその製
造方法を供給することにある。
【0011】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子載置部と端子リードとからなる第1の金
属板と、第2の金属板と、該第1の金属板と該第2の金
属板との間に配設された樹脂層と、該素子載置部の上面
に載置された半導体素子と、該端子リードと該半導体素
子とを電気的に接続する金属線と、該半導体素子と該金
属線と該端子リードの一部とを内部に埋設するポッティ
ング樹脂とを備えた半導体装置の製造方法であって、エ
ポキシ樹脂より高い熱伝導率を有する充填材が充填され
たエポキシ樹脂からなるグリーンシートを準備する工程
と、該第1の金属板とを該グリーンシートを挟んで該第
2の金属板に配置する工程と、該第1の金属板に圧力を
かけて該第1の金属板の該素子載置部の上面及び該端子
リードの上面と該グリーンシートの上面とを同一平面に
位置するよう加工するとともに、加熱形成して該樹脂層
を形成する工程とを含むことにより、上記課題が解決さ
れる。
【0012】
【0013】
【0014】
【0015】
【0016】本発明によれば、第1の金属板と第2の金
属板との間に、高い熱伝導性を有する樹脂層が配設され
ているので、半導体素子の熱抵抗を効果的に低下させ
て、その安全動作領域を広げることができる。さらに、
本発明によれば、半導体素子と、金属線と、少なくとも
1本の端子リードの一部とが、ポッティング樹脂の内部
に埋設されているので、高価な封止設備および封止金型
を不要とし、半導体装置の生産性を高めることができ
る。さらに、このような樹脂封止を用いることにより、
回路設計の自由度を向上させることができ、これによ
り、標準サイズ以外のサイズの半導体装置であっても、
容易にパッケージングすることができるので、大型の半
導体素子および/または複数個の半導体素子を容易に載
置することができる。
【0017】
【発明の実施の形態】本発明の第1〜第7の実施形態
を、図面を参照して以下に詳細に説明する。
【0018】(第1の実施形態)本発明による第1の実
施形態を、図1(a)および(b)を参照して説明す
る。図1(a)は、本実施形態の半導体装置100の構
成を示す斜視図であり、(b)は(a)のA−A’線に
沿った断面図である。
【0019】図1(a)および(b)を参照して、半導
体装置100においては、約0.5mmの厚さを有する
第1の金属板(銅板)1が、樹脂層2に埋め込まれて、
第1の金属板1の上面(露出面)が樹脂層2の上面と面
一にされている。第1の金属板1は、複数の半導体素子
載置部(以下、単に「素子載置部」とする)1aと複数
の端子リード1bとからなる。1つの素子載置部1a
と、平行に配列された3つのリード1bとを含む3端子
形状を1組の基本半導体素子部として、4組の基本半導
体素子部が並列に配置されている。ここで、1組の基本
半導体素子部を構成する3つのリード1bは、1つの素
子載置部1aから直接に引き出された1つのリードと、
この1つのリードの左右に部品載置部から分離された2
つのリードとからなる。
【0020】樹脂層2は、第1の金属板を配設する側と
反対側の面(すなわち、下面)に第2の金属板を備え
る。樹脂層2は、酸化アルミニウムおよび窒化アルミニ
ウムなどの高い熱伝導率を有する充填材が約70重量%
〜約95重量%で高密度充填された、エポキシ樹脂の
「グリーンシート」を加圧下で加熱成形したものであ
る。第2の金属板3は、樹脂層2と同等か、または若干
大きいアルミニウムなどからなる金属板であり、放熱効
果を高めるためのフィンを裏面に備えている。
【0021】素子載置部1aの上面の上には、銅ヒート
スプレッダ4が中温ハンダ(図示せず)により取り付け
られている。銅ヒートスプレッダ4の上面には半導体素
子5が高温ハンダなどの金属により取り付けられてい
る。半導体素子5と、端子リード1bとは、アルミニウ
ム線などの金属線6で電気的に接続されている。半導体
素子5と、金属線6と、少なくとも1本の端子リード1
bの一部とは、チクソ性の高いエポキシ樹脂またはシリ
コーン樹脂などのポッティング樹脂7(図1(a)には
図示せず)に埋設されて、外部から保護されている。
【0022】次に、この半導体装置100の製造方法を
説明する。
【0023】まず、約0.5mmの厚みを有する銅板を
打ち抜き加工して、複数の素子載置部1aと複数の端子
リード1bとをパターニングして、金属板1を形成す
る。ここで、少なくとも1組の端子リード1bは、同時
に打ち抜き加工して形成されたタイバー(図示せず)に
よって互いに接続されている。この第1の金属板1を、
酸化アルミニウムおよび窒化アルミニウムなどの高い熱
伝導率を有する充填材が約70重量%〜約95重量%で
高密度充填されたエポキシ樹脂からなるグリーンシート
2(後に、樹脂層2となる)を挟んで、第2の金属板3
の上に配置する。次いで、約10〜約200kg/cm
2 の圧力を第1の金属板1にかけて第1の金属板1の上
面とグリーンシート2の上面とを同一平面に位置するよ
うに加工するとともに、これらを加熱成形して、グリー
ンシート2を熱硬化させることにより、樹脂層2を形成
する。
【0024】一方、半導体素子5を、表面がNiメッキ
された銅ヒートスプレッダ4の上面に高温ハンダ(図示
せず)で予め取り付けておく。この理由は、半導体素子
5を銅ヒートスプレッダ4の上面に取り付ける際には、
300℃以上の融点を有する高温ハンダを使用するが、
グリーンシート2(後に、樹脂層2となる)は、300
℃以上の高温下ではグリーンシートに含有される樹脂が
分解するので、高温処理に耐えられないことによる。従
って、グリーンシート2を高温に曝すことを回避するた
めに、半導体素子5を、銅ヒートスプレッダ4に予め取
り付けておく必要がある。さらに別の理由としては、半
導体装置100に複数個の半導体素子5を載置した場合
のリペア性が高い(すなわち、必要に応じて個々の半導
体素子のうちで特定の半導体素子のみを取り外すことが
可能である)ことなどが挙げられる。
【0025】次いで、半導体素子5が載置された銅ヒー
トスップレッダ4を、金属板1の素子載置部1aに中温
ハンダなどの金属により取り付ける。そして、半導体素
子5と金属板1のリード1bとを金属線6で電気的に接
続する。その後、半導体素子5と、金属線6と、少なく
とも1本の端子リード1bとをポッティング樹脂7(図
1(a)には図示せず)でポッティング封止して、これ
らを外部から保護する。なお、本発明では、トランスフ
ァー封止などの金型による成形は行わない。
【0026】その後、金属板1のタイバー(図示せず)
を切り離して、半導体装置100が完成される。
【0027】なお、第1の金属板1としては、銅板に限
定されることなく、Niメッキなどで表面処理された銅
板であってもよい。第1の金属板1の厚さは、上記の厚
みに限定されず、素子載置部と端子リード部とが成形さ
れ得る厚みであればよい。第1の金属板1の厚さを変化
させた場合には、樹脂層2の厚さを相補的に変化させて
調整することにより、別の製造設備を必要とせず、容易
に仕様の変化に対応することが可能である。
【0028】また、銅ヒートスプレッダ4上に載置する
半導体素子5の個数については、製品の用途および組立
設備の仕様に合わせて自在に選択することができる。
【0029】第2の金属板3の材料としては、アルミニ
ウムに限定されることなく、鉄および/または銅でも同
様の放熱効果が得られ得る。さらに、第2の金属板の形
状としては、凹凸形状(フィンを裏面に備える)に限定
されず、板状であってもよく、用いる半導体素子の発熱
量に合わせて選択すればよい。
【0030】本実施形態によれば、半導体素子5の発熱
を、高い熱伝導率を有する樹脂層2を通じて、高い放熱
性を有する第2の金属板3から効果的に放熱することが
できる。これにより、半導体素子の熱抵抗を低下させ得
て、半導体素子の安全動作領域を広くすることが可能に
なる。さらに、半導体素子の熱抵抗の低下効果により、
従来不可能であった大型の半導体素子および/または複
数の素子を半導体装置に備えることが可能になる。
【0031】さらに、本発明によれば、第1の金属板
と、エポキシ樹脂のグリーンシートと、第2の金属板と
を重ね合わせて加圧および加熱する製造方法を用いてい
るので、第1の金属板の厚さを変化させた場合でも、グ
リーンシート(樹脂層)2の厚さを相補的に変化させて
調整することにより、別の製造設備を必要とせず、容易
に仕様の変化に対応することが可能である。また、樹脂
封止としてポッティング封止を用いているので、高価な
設備および金型が不要となり、製造コストを削減するこ
とができる。
【0032】(第2の実施形態)本発明による第2の実
施形態を、図2(a)および(b)を参照して説明す
る。本実施形態は、第1の実施形態において、樹脂層の
形状を改変し、個々の半導体装置に分離する工程を追加
したものである。図2(a)および(b)は、本実施形
態の半導体装置200の製造方法を説明する工程斜視図
である。なお、上記の実施形態と同じ構成部品について
は、同じ参照符号を付している。
【0033】本実施形態の半導体装置200は、上述の
第1の実施形態の半導体装置100と同様の方法を用い
て作製される。ここでは、第1の実施形態の半導体装置
100と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
【0034】図2(a)に示すように、第1の実施形態
の製造方法において、グリーンシート2を島状にパター
ンニング形成して、各基本半導体素子部の間にある樹脂
層2に、各基本半導体素子に対して対称に3つの分離部
8を設けること以外は第1の実施形態と同様にして、半
導体装置を作製する。ここで、並列に配置された4組の
基本半導体素子のピッチ、すなわち1組の基本半導体素
子の幅wは、約16.5mmであり、溝8の幅(隣接最
小距離)dは、約4mmである。
【0035】第1の実施形態の製造方法に従って、ポッ
ティング樹脂(図示せず)で半導体素子5と、金属線6
と、少なくとも1本の端子リード1bとを封止した後、
分離部8の中心近傍で、第2の金属板3をカッターまた
は鋸でそれぞれ切断して、半導体装置を個々の半導体装
置に分離する。最後に、3本(1組)の端子リード1b
を接続しているタイバー(図示せず)を切断して、図2
(b)に示す半導体装置200が完成される。
【0036】本実施形態によれば、半導体素子の安全動
作領域が広く、大型の素子および/または複数の素子が
載置された、単品の半導体装置の製造コストを削減する
ことができる。また、第1の実施形態と同様に、樹脂封
止としてポッティング封止を用いているので、高価な設
備および金型が不要となり、製造コストを削減すること
ができる。
【0037】(第3の実施形態)本発明による第3の実
施形態を、図3(a)および(b)を参照して説明す
る。本実施形態は、実施形態2において、個々の半導体
装置に分離する工程を改変したものである。図3(a)
は、本実施形態の半導体装置の製造方法を説明する工程
斜視図であり、(b)は本実施形態の改変例を説明する
工程斜視図である。なお、上記の実施形態と同じ構成部
品については、同じ参照符号を付している。
【0038】本実施形態の半導体装置(図示せず)は、
上述の第2の実施形態の半導体装置200と同様の方法
を用いて作製される。ここでは、第2の実施形態の半導
体装置200と同様の構成および製造方法についての説
明を省略し、異なる点を中心にして以下に説明するもの
とする。
【0039】本実施形態においては、図3(a)に示す
ように、板状の形状を予め有している第2の金属板3を
用いる。ここで、第2の金属板3の所定の切断箇所に
は、その曲げ強度を低下させるための穴列9が予め設け
られている。切断ラインに沿って穴列9が設けられる場
合は、約1mmの穴径を有する丸穴が、約1.5mmの
穴間隔で切断ラインに沿って一列に並んで配置されてい
る。一方、切断ラインに沿って溝10が設けられる場合
は、約0.5mmの幅で、第2の金属板3の板厚の約2
/3の深さの溝が直線状に設けられる。
【0040】この第2の基板3を用いて、実施形態2と
同様にして、ポッティング樹脂(図示せず)で半導体素
子5と、金属線6と、少なくとも1本の端子リード1b
とを封止した後、カッターまたは鋸などの手段を用いず
に、簡単な治具で曲げ加工することによって、個々の半
導体装置に分離する。最後に、実施形態2と同様にし
て、3本(1組)の端子リード1bを固定しているタイ
バーを切断して、半導体装置(図示せず)が完成され
る。
【0041】本実施形態のように、第2の金属板3が板
状の形状を有する場合は、板を貫通する丸穴が設けられ
る。これに対して、第2の金属板3が放熱フィンなどを
裏面に備えることにより、凹凸形状を有する場合は、放
熱フィンの3面を貫通する丸穴が設けられる。いずれの
場合にも、個々の半導体装置に分離する際は、治具を使
って丸穴の部分だけを押さえるようにして、残っている
(繋がっている)部分を切断する。
【0042】あるいは、穴列9のかわりに、図3(b)
に示すように、溝10が第2の金属板3に予め設けられ
ていてもよい。この場合においても、穴列9が設けられ
ている場合と同様の操作によって、個々の半導体装置に
分離することができる。
【0043】本実施形態によれば、第2の金属板に穴列
または溝を設けているので、切断機または鋸などの設備
を使用することなく、簡単な治具で折り曲げ加工するこ
とによって、個々の半導体装置に分離でき、これによ
り、製造コストを削減することができる。
【0044】(第4の実施形態)本発明による第4の実
施形態を、図4Aおよび図4Bを参照して説明する。本
実施形態は、第1の実施形態において、第2の金属板の
形状を改変し、第2の金属板を折り曲げ加工する工程を
追加したものである。図4A(a)および(b)は、本
実施形態の半導体装置400の製造方法を説明する連続
した工程斜視図である。図4Bは、図4AのA−A’線
に沿った断面図である。なお、上記の実施形態と同じ構
成部品については、同じ参照符号を付している。
【0045】本実施形態の半導体装置400は、上述の
第1の実施形態の半導体装置100と同様の方法を用い
て作製される。ここでは、第1の実施形態の半導体装置
100と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
【0046】本実施形態においては、図4(a)に示す
ように、板状の形状で、樹脂層2の大きさに対して約2
倍の面積を予め有している第2の金属板3を用いる。
【0047】図4(a)に示すように、第1の実施形態
と同様にして、半導体装置を作製する。ここで、第2の
金属板3は、その上に樹脂層を配設する金属部(第1の
金属部)3aと、端子リード1bが延出する方向と反対
の方向に右部3aから延出した金属部(第2の金属部)
3bとからなる。これらの金属部3aと金属部3bとは
ほぼ等しい面積を有し、金属部3bには、約1cmの幅
を有する溝11が設けられている。
【0048】第1の実施形態の製造方法に従って、ポッ
ティング樹脂(図示せず)で半導体素子5と、金属線6
と、少なくとも1本の端子リード1bとを封止し、次い
で、複数の端子リード1bを接続するタイバーを切り離
した後、第2の金属板3の金属部3bを、溝11を利用
して、金属部3aの半導体素子5が載置されている側の
面が金属部3bと対向するように、折り曲げ加工して、
図4A(b)および図4Bに示す半導体装置400が作
製される。この折り曲げ加工には、簡単な治具またはプ
レス機が用いられ得る。
【0049】なお、本実施形態においては、第2の金属
板に溝が設けられた構造について記載したが、本実施形
態はこれに限定されない。すなわち、第2の金属板を折
り曲げて、半導体素子を対向する第2の金属板の内側に
収容することができれば、第2の金属板に溝を設けなく
てもよい。さらに、第2の金属板の形状としては、板状
に限定されず、凹凸形状(フィンを裏面に備える)であ
ってもよく、用いる半導体素子の発熱量に合わせて選択
すればよい。
【0050】本実施形態によれば、半導体素子がその内
側に収容されるように、第2の金属板を折り曲げて対向
させているので、半導体素子に外力が加えられるなどの
危険性を回避して、半導体素子を外部から保護する効果
がある。さらに、第2の金属板を上記のように折り曲げ
ているので、本実施形態の半導体装置を別のプリント配
線板上に自立して実装することができる。また、第2の
金属板の有効面積が約2倍になるので、半導体素子の放
熱効果を大幅に向上させることができる。
【0051】(第5の実施形態)本発明による第5の実
施形態を、図5AおよびBを参照して説明する。本実施
形態は、第4の実施形態において、第2の金属板の延出
部(第2の金属部)にも半導体素子を載置したものであ
る。図5A(a)および(b)は、本実施形態の半導体
装置500の製造方法を説明する連続した工程斜視図で
ある。図5Bは、図5AのA−A’線に沿った断面図で
ある。なお、上記の実施形態と同じ構成部品について
は、同じ参照符号を付している。
【0052】本実施形態の半導体装置500は、上述の
第4の実施形態の半導体装置400と同様の方法を用い
て作製される。ここでは、第4の実施形態の半導体装置
400と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
【0053】図5A(a)に示すように、第2の金属板
3の金属部(第1の金属部)3aと同様に、樹脂層2
と、第1の金属板1(複数の半導体素子載置部1aと複
数の端子リード1b)と、銅スプレッダ4と、半導体素
子5と、金属線6と、ポッティング樹脂7とを、金属部
(第2の金属部)3bにも同時に設ける。これにより、
図5A(b)および図5Bに示す半導体装置500が溝
11を挟んで、対称な構造を有し得る。
【0054】本実施形態によれば、第4の実施形態と同
様の効果が得られる。さらに、本実施形態によれば、第
2の金属板上に第1の金属板を対向させて配置でき、こ
の形状で別のプリント配線板上に実装できるので、実装
密度を約2倍に向上させることができる。
【0055】(第6の実施形態)本発明による第6の実
施形態を、図6(a)および(b)を参照して説明す
る。本実施形態は、第1の実施形態において、2つの半
導体装置を作製し、これらを第3の金属板で接続して、
第3の金属板を折り曲げ加工する工程を追加したもので
ある。図6(a)および(b)は、本実施形態の半導体
装置600の製造方法を説明する連続した工程斜視図で
ある。なお、上記の実施形態と同じ構成部品について
は、同じ参照符号を付している。
【0056】本実施形態の半導体装置600は、上述の
第1の実施形態の半導体装置100と同様の方法を用い
て作製される。ここでは、第1の実施形態の半導体装置
100と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
【0057】本実施形態においては、図6(a)に示す
ように、板状の形状で、樹脂層2に対して約1cm〜約
3cm突出した形状を予め有する、若干大きい第2の金
属板3を用いる。
【0058】図4(a)に示すように、第1の実施形態
と同様にして、実施形態1の半導体装置を2つ同時に作
製する。ここで、第3の金属板12は、2つの樹脂層2
を接続するようにして形成されている。この第3の金属
板は、約0.5mmの厚さを有する銅板を打ち抜き加工
した、棒形状を有する複数の金属板からなる。第3の金
属板12は、第1の金属板1と同時に打ち抜き加工され
ていてもよい。
【0059】より詳細には、第1の金属板1をグリーン
シート2を挟んで第2の金属板3の上に配置する工程に
おいて、2枚の第1の金属板1を、それぞれの端子リー
ド1bが反対側を向くようにしてグリーンシート2を挟
んで第2の金属板3の上に配置するとともに、第3の金
属板12を、2枚の第2の金属板を一定の間隔を置いて
接続するようにグリーンシート2を挟んで第2の金属板
3の上で、かつ第1の金属板1の側方に配置する。次い
で、約10〜約200kg/cm2 の圧力を第1の金属
板1および第3の金属板12にかけて第1の金属板1お
よび第3の金属板12の上面とグリーンシート2の上面
とを同一平面に位置するように加工するとともに、これ
らを加熱成形して、グリーンシート2を熱硬化させるこ
とにより、樹脂層2を形成する。その後、第1の実施形
態の製造方法に従って、ポッティング樹脂(図示せず)
で、半導体素子5と、金属線6と、少なくとも1本の端
子リード1bの一部とを封止し、次いで、複数の端子リ
ード1bを接続するタイバーを切り離す。次いで、第3
の金属板12を、金属部3aの半導体素子5が載置され
ている側の面と金属部3bの半導体素子5が載置されて
いる側の面とが対向するように、折り曲げ加工して、図
6(b)に示す半導体装置600が作製される。この折
り曲げ加工には、簡単な治具またはプレス機が用いられ
得る。
【0060】なお、本実施形態においては、第3の金属
板が第1の金属板と同時に加圧されて樹脂層2に埋め込
まれる方法および構造を記載したが、本実施形態はこれ
に限定されない。すなわち、第3の金属板を折り曲げ
て、半導体素子を対向する第2の金属板の内側に収容す
ることができれば、第3の金属板はどのように形成され
ていてもよい。さらに、第2の金属板の形状としては、
板状に限定されず、凹凸形状(フィンを裏面に備える)
であってもよく、用いる半導体素子の発熱量に合わせて
選択すればよい。
【0061】本実施形態によれば、半導体素子が対向す
る第2の金属板の内側に収容されるように、第3の金属
板を折り曲げているので、半導体素子に外力が加えられ
るなどの危険性を回避して、半導体素子を外部から保護
する効果がある。さらに、上記のように第3の金属板を
折り曲げているので、本実施形態の半導体装置を別のプ
リント配線板上に自立して実装することができる。ま
た、第2の金属板上に第1の金属板を対向させて配置で
き、この形状で別のプリント配線板上に実装できるの
で、実装密度を約2倍に向上させることができる。さら
に、第3の金属板を折り曲げているので、第2の金属板
を折り曲げている実施形態5の半導体装置に比べて、第
2の金属板の形状(板状または凹凸状)および厚さに依
存することなく、容易に折り曲げ加工することができ
る。
【0062】(第7の実施形態)本発明による第7の実
施形態を、図7(a)および(b)を参照して説明す
る。本実施形態は、第6の実施形態において、第3の金
属板を利用して2枚の第1の金属板に載置されたパワー
半導体装置を電気的に接続したものである。図7(a)
および(b)は、本実施形態の半導体装置700の製造
方法を説明する連続した工程斜視図である。なお、上記
の実施形態と同じ構成部品については、同じ参照符号を
付している。
【0063】本実施形態の半導体装置700は、上述の
第6の実施形態の半導体装置600と同様の方法を用い
て作製される。ここでは、第6の実施形態の半導体装置
600と同様の構成および製造方法についての説明を省
略し、異なる点を中心にして以下に説明するものとす
る。
【0064】図7(a)に示すように、第6の実施形態
と同様にして、実施形態1の半導体装置を2つ同時に作
製する。ここで、2枚の第1の金属板1に設けられた半
導体素子5は、それぞれ、第3の金属板12と金属線1
3によって接続されている。これにより、1枚の第1の
金属板に設けられた複数の半導体素子と、もう一方の1
枚の第1の金属板に設けられた複数の半導体素子とが、
電気的に接続されて、等しい電位を有し得る。その後、
第6の実施形態の製造方法に従って、第3の金属板12
を、金属部3aの半導体素子5が載置されている側の面
が金属部3bと対向するように、折り曲げ加工して、図
7(b)に示す半導体装置700が作製される。この折
り曲げ加工には、簡単な治具またはプレス機が用いられ
得る。
【0065】本実施形態によれば、第6の実施形態と同
様の効果が得られる。さらに、本実施形態によれば、1
枚の第1の金属板に設けられた複数の半導体素子と、も
う一方の第1の金属板に設けられた複数の半導体素子と
が、第3の金属板を通じて電気的に接続されるため、回
路設計の自由度を大幅に向上させることができる。
【0066】
【発明の効果】本発明によれば、高価な封止設備および
封止金型を不要とし、生産性の高い半導体装置およびそ
の製造方法が提供される。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体装置を説明す
る図であり、(a)は斜視図、(b)は(a)のA−
A’線に沿った断面図である。
【図2】(a)および(b)は、本発明の第2の実施形
態の半導体装置の製造方法を説明する連続した工程斜視
図である。
【図3】(a)は、本発明の第3の実施形態の半導体装
置の製造方法を説明する工程斜視図であり、(b)は、
第3の実施形態の改変例を説明する工程斜視図である。
【図4A】(a)および(b)は、本発明の第4の実施
形態の半導体装置の製造方法を説明する連続した工程斜
視図である。
【図4B】図4Aの半導体装置のA−A’線に沿った断
面図である。
【図5A】(a)および(b)は、本発明の第5の実施
形態の半導体装置の製造方法を説明する連続した工程斜
視図である。
【図5B】図5Aの半導体装置のA−A’線に沿った断
面図である。
【図6】(a)および(b)は、本発明の第6の実施形
態の半導体装置の製造方法を説明する連続した工程斜視
図である。
【図7】(a)および(b)は、本発明の第7の実施形
態の半導体装置の製造方法を説明する連続した工程斜視
図である。
【図8】従来の半導体装置を説明する図であり、(a)
は斜視図、(b)は(a)のA−A’線に沿った断面図
である。
【図9】従来の別の半導体装置を説明する斜視図であ
る。
【符号の説明】
1 第1の金属板 1a 半導体素子載置部 1b 端子リード 2 樹脂層(グリーンシート) 3 第2の金属板 4 銅ヒートスプレッダ 5 半導体素子 6 金属線 7 ポッティング樹脂 8 分離部 9 穴列 10 溝 11 溝 12 第3の金属板 13 金属線 100 半導体装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−115540(JP,A) 特開 平7−335817(JP,A) 特開 平5−304247(JP,A) 特公 昭50−1377(JP,B2) 実公 昭50−5388(JP,Y2) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28,23/48,23/50 H01L 25/07,25/18

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 素子載置部と端子リードとからなる第1
    の金属板と、 第2の金属板と、 該第1の金属板と該第2の金属板との間に配設された樹
    脂層と、 該素子載置部の上面に載置された半導体素子と、 該端子リードと該半導体素子とを電気的に接続する金属
    線と、 該半導体素子と該金属線と該端子リードの一部とを内部
    に埋設するポッティング樹脂とを備えた半導体装置の製
    造方法であって、 エポキシ樹脂より高い熱伝導率を有する充填材が充填さ
    れたエポキシ樹脂からなるグリーンシートを準備する工
    程と、 該第1の金属板とを該グリーンシートを挟んで該第2の
    金属板に配置する工程と、 該第1の金属板に圧力をかけて該第1の金属板の該素子
    載置部の上面及び該端子リードの上面と該グリーンシー
    トの上面とを同一平面に位置するよう加工するととも
    に、加熱形成して該樹脂層を形成する工程とを含む半導
    体装置の製造方法。
JP34919898A 1998-12-08 1998-12-08 半導体装置の製造方法 Expired - Fee Related JP3120976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34919898A JP3120976B2 (ja) 1998-12-08 1998-12-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34919898A JP3120976B2 (ja) 1998-12-08 1998-12-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000174203A JP2000174203A (ja) 2000-06-23
JP3120976B2 true JP3120976B2 (ja) 2000-12-25

Family

ID=18402143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34919898A Expired - Fee Related JP3120976B2 (ja) 1998-12-08 1998-12-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3120976B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951375B2 (ja) * 1990-07-31 1999-09-20 古河電気工業株式会社 低風騒音低コロナ騒音架空電線
JP5516066B2 (ja) * 2009-06-24 2014-06-11 株式会社デンソー 駆動装置
JP5435285B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP5435286B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP5435284B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
DE102010002950A1 (de) * 2010-03-17 2011-09-22 Robert Bosch Gmbh Schaltungsanordnung und zugehöriges steuergerät für ein kraftfahrzeug
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2000174203A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP3467454B2 (ja) 半導体装置の製造方法
US9093434B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4007304B2 (ja) 半導体装置の冷却構造
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US3665256A (en) Heat dissipation for power integrated circuits
JPH02306656A (ja) 樹脂封止型半導体装置
JP2009135444A (ja) パワー半導体デバイスのためのパッケージ
CN1571151A (zh) 双规引线框
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US20140103505A1 (en) Die down integrated circuit package with integrated heat spreader and leads
US6175150B1 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
JP2010034350A (ja) 半導体装置
JP3120976B2 (ja) 半導体装置の製造方法
US5844779A (en) Semiconductor package, and semiconductor device using the same
US7365422B2 (en) Package of leadframe with heatsinks
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
JP4413054B2 (ja) 混成集積回路装置の製造方法
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
CN101819955B (zh) 具有增强散热性的半导体封装结构
JPH0617249U (ja) 半導体装置
JP3040235B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JP2939094B2 (ja) 電力用半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees