JPS60137127A - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS60137127A JPS60137127A JP25046283A JP25046283A JPS60137127A JP S60137127 A JPS60137127 A JP S60137127A JP 25046283 A JP25046283 A JP 25046283A JP 25046283 A JP25046283 A JP 25046283A JP S60137127 A JPS60137127 A JP S60137127A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- diode
- switch circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ信号を高速にスイッチングするとき
に用いるスイッチ回路に関するもので、特にサンプル＆
ホールド回路に本発明を適用すれば、大きな効果が得ら
れるものである。
に用いるスイッチ回路に関するもので、特にサンプル＆
ホールド回路に本発明を適用すれば、大きな効果が得ら
れるものである。
従来例の構成とその問題点
アナログ信号をスイッチする回路としては、従来より、
トランジスタを使用したもの、ダイオードを使用したも
の、ＦＥＴを使用したもの、等多くの回路があった。こ
れらの中でサンプル＆ホールド回路に用いるスイッチ回
路としては、信号遮断特性の良い事、ＤＣバイアス電圧
が変化しない事、ＤＣＩＪ−り電流が少ない事、過渡応
答がすぐれている事、等の特性が要求される。
トランジスタを使用したもの、ダイオードを使用したも
の、ＦＥＴを使用したもの、等多くの回路があった。こ
れらの中でサンプル＆ホールド回路に用いるスイッチ回
路としては、信号遮断特性の良い事、ＤＣバイアス電圧
が変化しない事、ＤＣＩＪ−り電流が少ない事、過渡応
答がすぐれている事、等の特性が要求される。
これらの性能を満たす回路方式として、ダイオードブリ
ッジによるスイッチ回路が知られている〔第１図はダイ
オードブリッジを用いて構成したサンプル＆ホールド回
路の簡略図である。図において、入力端子１より入力し
た信号はバッファー回路２を通して、低出力インピーダ
ンスにて次のスイッチ回路１２に送られる。スイッチ回
路１２は４本のダイオード３，４，５．６によってブリ
ッジに構成され、制御端子７に）・イドライブ信号を、
才だ制御端子８にロードライブ信号を、それぞれ加えた
ときに入力信号が導通される。よって制御端子７，８の
ドライブ信号をオフにしたとき、このスイッチ回路は遮
断され、その瞬間の電位がサンプリングされて、コンデ
ンサ９によりホールドされる。このサンプル＆ホールド
信号は、バッファー回路１０によってインピーダンス変
換され、出力端子１１にて出力される。
ッジによるスイッチ回路が知られている〔第１図はダイ
オードブリッジを用いて構成したサンプル＆ホールド回
路の簡略図である。図において、入力端子１より入力し
た信号はバッファー回路２を通して、低出力インピーダ
ンスにて次のスイッチ回路１２に送られる。スイッチ回
路１２は４本のダイオード３，４，５．６によってブリ
ッジに構成され、制御端子７に）・イドライブ信号を、
才だ制御端子８にロードライブ信号を、それぞれ加えた
ときに入力信号が導通される。よって制御端子７，８の
ドライブ信号をオフにしたとき、このスイッチ回路は遮
断され、その瞬間の電位がサンプリングされて、コンデ
ンサ９によりホールドされる。このサンプル＆ホールド
信号は、バッファー回路１０によってインピーダンス変
換され、出力端子１１にて出力される。
このような構成の回路を実現する場合、ダイオードブリ
ッジによるスイッチ回路１２０制御ドライバーをいかに
構成するかが重要な課題であり、これによってこの全体
の特性が大きく左右されるものであった。
ッジによるスイッチ回路１２０制御ドライバーをいかに
構成するかが重要な課題であり、これによってこの全体
の特性が大きく左右されるものであった。
第２図は、上記スイッチ回路１２を具体的に実現した回
路の一例である。
路の一例である。
図において入力端子１３より入力された信号は、ダイオ
ードブリッジ３〜６によるスイッチ回路を通して出力端
子１４に出力される。この部分は第１図の構成と同じで
ある。−力制御端子１６にはスイッチ回路制御電圧が加
わるが、この制御電圧がハイレベルの場合トランジスタ
２２のコレクターエミッタ間が導通となり、電源端子１
７に電源電圧を、バイアス端子１５に適当なバイアス電
ｒ［を、それぞれ加えておけば、トランジスタ２０゜及
びトランジスタ２１には、それぞれ抵抗２４に応じた電
流が流れ込む。この場合トランジスタ２０゜及びトラン
ジスタ２１の特性をできる限り一致させておき、抵抗２
３と抵抗２４の値を同じにしておけば、トランジスタ２
０とトランジスタ２１には同量のコレクタ電流が流れ込
む。トランジスタ２１のコレクタに流れ込む電流は、ト
ランジスタ１８のコレクタから流、れ出ており、トラン
ジスタ１８とトランジスタ１９がミラー回路になってい
るため、この両者の特性をできる限り同一にしておけば
、トランジスタ１８のコレクタ電流と同量の電流が、ト
ランジスタ１９のコレクタから流出する。よってトラン
ジスタ２１のコレクタに流入する電流とトランジスタ１
９のコレクタから流出する電流は同一の電流量となり、
ダイオードブリッジ３〜６によるスイッチ回路は適切な
バイアス電流が供給されて導通状態となる。また制御端
子１６に加える制御電圧がロールベルの場合トランジス
タ２２のコレクターエミッタ間が非導通とオリ、よって
トランジスタ２０．及びトランジス≦２１にも電流が流
れなくガリ、ダイオードブリッジ３〜６によるスイッチ
回路は、バイアス電流力供給されずに遮断状態となる。
ードブリッジ３〜６によるスイッチ回路を通して出力端
子１４に出力される。この部分は第１図の構成と同じで
ある。−力制御端子１６にはスイッチ回路制御電圧が加
わるが、この制御電圧がハイレベルの場合トランジスタ
２２のコレクターエミッタ間が導通となり、電源端子１
７に電源電圧を、バイアス端子１５に適当なバイアス電
ｒ［を、それぞれ加えておけば、トランジスタ２０゜及
びトランジスタ２１には、それぞれ抵抗２４に応じた電
流が流れ込む。この場合トランジスタ２０゜及びトラン
ジスタ２１の特性をできる限り一致させておき、抵抗２
３と抵抗２４の値を同じにしておけば、トランジスタ２
０とトランジスタ２１には同量のコレクタ電流が流れ込
む。トランジスタ２１のコレクタに流れ込む電流は、ト
ランジスタ１８のコレクタから流、れ出ており、トラン
ジスタ１８とトランジスタ１９がミラー回路になってい
るため、この両者の特性をできる限り同一にしておけば
、トランジスタ１８のコレクタ電流と同量の電流が、ト
ランジスタ１９のコレクタから流出する。よってトラン
ジスタ２１のコレクタに流入する電流とトランジスタ１
９のコレクタから流出する電流は同一の電流量となり、
ダイオードブリッジ３〜６によるスイッチ回路は適切な
バイアス電流が供給されて導通状態となる。また制御端
子１６に加える制御電圧がロールベルの場合トランジス
タ２２のコレクターエミッタ間が非導通とオリ、よって
トランジスタ２０．及びトランジス≦２１にも電流が流
れなくガリ、ダイオードブリッジ３〜６によるスイッチ
回路は、バイアス電流力供給されずに遮断状態となる。
以上のようにして制御端子１６に加える制御電圧ヲハイ
レベル、ローレベルにすることによってダイオードブリ
ッジによるスイッチ回路１２を導通状態、遮断状態に制
御することができる。
レベル、ローレベルにすることによってダイオードブリ
ッジによるスイッチ回路１２を導通状態、遮断状態に制
御することができる。
さて第２図のような構成のスイッチ回路は、導通状態、
あるいは遮断状態の定常状態では、非常に優れたスイッ
チング特性を有するが、導通状態から遮断状態、あるい
は遮断状態から導通状態へ移行する過渡状態においては
、あ丑り良好なスイッチング特性を摺ることができない
。
あるいは遮断状態の定常状態では、非常に優れたスイッ
チング特性を有するが、導通状態から遮断状態、あるい
は遮断状態から導通状態へ移行する過渡状態においては
、あ丑り良好なスイッチング特性を摺ることができない
。
この理由について以下に説明する。
まず制御端子１６をローレベルからハイレベルに切換え
だ場合、ｉ・ランジスタ２２に１非ｉｊＸ通状ｐヒから
導通状態へと移行する。そしてトランジスタ２ｏとトラ
ンジスタ２１には電流が流れ出すわけであるが、トラン
ジスタ２ｏとトランジスタ２１でハ、ヘース及びエミツ
タの条件は同じであってもコレクタの負荷状態が異なる
ため、同じタイミングで同量の電流が流れ出ずわけては
ない。さらにトランジスタ２０のコレクタに流れ込んた
電流と同じ電流量の電流が、トランジスタ１８とトラン
ジスタ１９のミラー回路によってトランジスタ１９のコ
レクタから流れ出すわけであるが、この場合もミラー回
路の信号伝達時間差があり、またトランジスタ１８とト
ランジスタ１９の負荷状態が異なるため、同じタイミン
グで流れ出すことはない。
だ場合、ｉ・ランジスタ２２に１非ｉｊＸ通状ｐヒから
導通状態へと移行する。そしてトランジスタ２ｏとトラ
ンジスタ２１には電流が流れ出すわけであるが、トラン
ジスタ２ｏとトランジスタ２１でハ、ヘース及びエミツ
タの条件は同じであってもコレクタの負荷状態が異なる
ため、同じタイミングで同量の電流が流れ出ずわけては
ない。さらにトランジスタ２０のコレクタに流れ込んた
電流と同じ電流量の電流が、トランジスタ１８とトラン
ジスタ１９のミラー回路によってトランジスタ１９のコ
レクタから流れ出すわけであるが、この場合もミラー回
路の信号伝達時間差があり、またトランジスタ１８とト
ランジスタ１９の負荷状態が異なるため、同じタイミン
グで流れ出すことはない。
以上のように制御端子１６をローレベルからハイレベル
に切換えた場合その過渡状態においては、トランジスタ
２１のコレクタに流入する電流とトランジスタ１９のコ
レクタから流出する電流とは同電流景になることはなく
、その両者の差の電流が入力端子１３あるいは出力端子
１４から流出入することになジ良好なスイッチング特性
が得られ在くなる。
に切換えた場合その過渡状態においては、トランジスタ
２１のコレクタに流入する電流とトランジスタ１９のコ
レクタから流出する電流とは同電流景になることはなく
、その両者の差の電流が入力端子１３あるいは出力端子
１４から流出入することになジ良好なスイッチング特性
が得られ在くなる。
寸た制御端子１６を７、イレベルからローレベルへと切
換えた場合でも、同様にその過渡状態においてはトラン
ジスタ２１のコレクタに流入する電流とトランジスタ１
９のコレクタから流出する電流との電流量が同一になる
ことはなく良好なスイッチング特性が得られない。
換えた場合でも、同様にその過渡状態においてはトラン
ジスタ２１のコレクタに流入する電流とトランジスタ１
９のコレクタから流出する電流との電流量が同一になる
ことはなく良好なスイッチング特性が得られない。
以上述べたようにダイオードブリッジを用いたスイッチ
回路において、第２図のような構成の回路を用いた場合
、定常状態においては非常に良好なスイッチング特性が
得られるが、スイッチングの過渡状態においては良好な
スイッチング特性が得られないという問題があった。
回路において、第２図のような構成の回路を用いた場合
、定常状態においては非常に良好なスイッチング特性が
得られるが、スイッチングの過渡状態においては良好な
スイッチング特性が得られないという問題があった。
なおダイオードブリッジを用いた他の構成のスイッチ回
路においても同様な問題があり、定常状態のスイッチン
グ特性と、過渡状態のスイッチング特性の両方の特性を
兼ね備えたスイッチ回路としては適当なものがないとい
う実状であった。
路においても同様な問題があり、定常状態のスイッチン
グ特性と、過渡状態のスイッチング特性の両方の特性を
兼ね備えたスイッチ回路としては適当なものがないとい
う実状であった。
発明の目的
本発明は、上記のような問題について改善を加え、定常
状態においても、過渡状態においても非常に優れたスイ
ッチング特性を有し、しかも非常に簡単な構成において
実」、できるスイッチ回路を提供するものである。
状態においても、過渡状態においても非常に優れたスイ
ッチング特性を有し、しかも非常に簡単な構成において
実」、できるスイッチ回路を提供するものである。
発明の構成
本発明は、第１のダイオードのアノードと筑２のダイオ
ードのアノードを接続し、ここにバイアス電流を供給す
る第１−の手段と、第３のダイオードのカソードと第４
のダイオードのカソードを接続しここから第１の手段の
バイアス電流に相当するバイアス電流を吸引する第２の
手段と、第１のダイオードのカソードと第３のダイオー
ドのアノードを接続し、ここから信号を入力する第３の
手段と、第２のダイオードのカソードと第４のダイオー
ドのアノードを接続しここから信号を出力する第４の手
段との少なくとも４つの手段によって構成されたダイオ
ードスイッチにおいて、第１の手段のバイアス電流を第
１のＰＮＰ トランジスタのコレクタより供給する第６
の手段と、第２の手段のバイアス電流を第２のＮＰＮ
トランジスタのコレクタへ吸引する第６の手段と、第１
のＰＮＰトランシタと、第２のＮＰＮ）ランジスタのベ
ースバイアスを同時に加える第７の手段との、少なくと
も３つの手段によって構成されることを特徴とするスイ
ッチ回路である。
ードのアノードを接続し、ここにバイアス電流を供給す
る第１−の手段と、第３のダイオードのカソードと第４
のダイオードのカソードを接続しここから第１の手段の
バイアス電流に相当するバイアス電流を吸引する第２の
手段と、第１のダイオードのカソードと第３のダイオー
ドのアノードを接続し、ここから信号を入力する第３の
手段と、第２のダイオードのカソードと第４のダイオー
ドのアノードを接続しここから信号を出力する第４の手
段との少なくとも４つの手段によって構成されたダイオ
ードスイッチにおいて、第１の手段のバイアス電流を第
１のＰＮＰ トランジスタのコレクタより供給する第６
の手段と、第２の手段のバイアス電流を第２のＮＰＮ
トランジスタのコレクタへ吸引する第６の手段と、第１
のＰＮＰトランシタと、第２のＮＰＮ）ランジスタのベ
ースバイアスを同時に加える第７の手段との、少なくと
も３つの手段によって構成されることを特徴とするスイ
ッチ回路である。
実施例の説明
本発明の構成を図面に基づいて説明する。
第３図は本発明を実現するだめの構成図である。
図において入力端子１３より入力された信号はダイオー
ドブリッジ３〜６によるスイッチ回路を通して出力端子
１４に出力される。ＰＮＰ ）ランジスタ２５．及びＮ
ＰＮ ）ランジスタ２６はダイオードブリッジ３〜らを
導通状態にするようなバイアス電流を供給するだめのト
ランジスタである（。
ドブリッジ３〜６によるスイッチ回路を通して出力端子
１４に出力される。ＰＮＰ ）ランジスタ２５．及びＮ
ＰＮ ）ランジスタ２６はダイオードブリッジ３〜らを
導通状態にするようなバイアス電流を供給するだめのト
ランジスタである（。
図における３２はＰＮ’Ｐ）ランジスタ２５及びＮＰ１
’ｊ）ランジスタ２６のベースバイアス電圧を両者同時
に人、切するだめの制御スイッチである。
’ｊ）ランジスタ２６のベースバイアス電圧を両者同時
に人、切するだめの制御スイッチである。
まず制御スイッチ３２をパ入″にした場合について述べ
る。この場合、電源端子１７に適当な電源電圧を加えて
おけば、抵抗２７．抵抗２８．抵抗２９を通してＰＮＰ
Ｉ−ランラスタ２６．及Ｏ・ＮＰＮｌ、ランジスタ２６
には適当なベースバイアスがかか９、両トランジスタは
能動状態になる。
る。この場合、電源端子１７に適当な電源電圧を加えて
おけば、抵抗２７．抵抗２８．抵抗２９を通してＰＮＰ
Ｉ−ランラスタ２６．及Ｏ・ＮＰＮｌ、ランジスタ２６
には適当なベースバイアスがかか９、両トランジスタは
能動状態になる。
よってＰＮＰ ）ランジスタ２５のコレクタからはダイ
オードブリッジ３〜６にバイアス電流が供給され、同時
にＮＰＮ’）ランジスタ２６のコレクタからはダイオー
ドブリッジ３〜６のバイアス電流を吸入する。ここで抵
抗３０と抵抗３１の特性及びＰＮＰ ）ランジスタ２６
とＮＰＮ トランジスタ２６のコンプリメンタリ−特性
をできる限り一致させておくととによって、能動状態の
ＰＮｊ ）ランジスタ２５のコレクタ電流と、同じく能
動状態のＮＰＮ ）ランジスタ２６のコレクタ電流との
電流量が全く一致するようにしておくｏそうすればＰＮ
Ｐ ）ランジスタ２５のコレクタからダイオードブリッ
ジ３〜６に供給されたバイアス電流は、すべてＮＰＮ
）ランジスタ２６のコレクタから吸入され、本スイッチ
回路は導通状態となる。
オードブリッジ３〜６にバイアス電流が供給され、同時
にＮＰＮ’）ランジスタ２６のコレクタからはダイオー
ドブリッジ３〜６のバイアス電流を吸入する。ここで抵
抗３０と抵抗３１の特性及びＰＮＰ ）ランジスタ２６
とＮＰＮ トランジスタ２６のコンプリメンタリ−特性
をできる限り一致させておくととによって、能動状態の
ＰＮｊ ）ランジスタ２５のコレクタ電流と、同じく能
動状態のＮＰＮ ）ランジスタ２６のコレクタ電流との
電流量が全く一致するようにしておくｏそうすればＰＮ
Ｐ ）ランジスタ２５のコレクタからダイオードブリッ
ジ３〜６に供給されたバイアス電流は、すべてＮＰＮ
）ランジスタ２６のコレクタから吸入され、本スイッチ
回路は導通状態となる。
次に制御スイッチ３２を切”′にした場合、抵抗２７．
抵抗２８．抵抗２９には電流が流れなくなり、ＰＮＰＰ
ＮＰ）ランジスタ２５．及びＮ’ＰＮ）ランジスタ２６
にはベースバイアスがかからなくなり、両トランジスタ
はオフ状態となる。よってダイオードブリッジ３〜６に
は電流が流れなくなり、本スイッチ回路は遮断状態とな
る。
抵抗２８．抵抗２９には電流が流れなくなり、ＰＮＰＰ
ＮＰ）ランジスタ２５．及びＮ’ＰＮ）ランジスタ２６
にはベースバイアスがかからなくなり、両トランジスタ
はオフ状態となる。よってダイオードブリッジ３〜６に
は電流が流れなくなり、本スイッチ回路は遮断状態とな
る。
以上のようにして“本発明によるスイッチ回路は定常状
態においては、非常に優れたスイッチング特性を有する
。
態においては、非常に優れたスイッチング特性を有する
。
次に本スイッチ回路の過渡特性について説明する。まず
制御スイッチ３２を“°切″から°゛入″切換えた場合
、ＰＮＰ）ランジスタ２５はそのベース電流が抵抗２８
．及び抵抗２９を通して流れ、能動状態へと移行してコ
レクタ電流が流れ出す。
制御スイッチ３２を“°切″から°゛入″切換えた場合
、ＰＮＰ）ランジスタ２５はそのベース電流が抵抗２８
．及び抵抗２９を通して流れ、能動状態へと移行してコ
レクタ電流が流れ出す。
一方ＮＰＮ ）ランジスタ２６は、そのベース電流が、
抵抗２７．及び抵抗２８を通して流れ込み、能動状態へ
と移行してコレクタ電流が流れ込む。
抵抗２７．及び抵抗２８を通して流れ込み、能動状態へ
と移行してコレクタ電流が流れ込む。
この際、抵抗２７と抵抗２９を同一の値にしておけば、
ＰＮＰ ）ランジスタ２５とＮ’ＰＮ）ランジスク２６
のベースバイアス条件はほとんど同じとなり、両者は同
じタイミングで能動状態になり、同じタイミングで同量
のコレクタ電流を流出入させる。
ＰＮＰ ）ランジスタ２５とＮ’ＰＮ）ランジスク２６
のベースバイアス条件はほとんど同じとなり、両者は同
じタイミングで能動状態になり、同じタイミングで同量
のコレクタ電流を流出入させる。
また制御スイッチ３２を°゛入″ら°゛切″切換えた場
合も同様にして、ＰＮＰ ）ランジスタ２５とＮＰＮ
トランジスタ２６は、両者のベース電流が両タイミング
で遮断される。しかも両トランジスタはどちらも能動状
態で使用しており、飽和領域では使用していないため、
余剰電荷や、ベース蓄積キャリアの作用もない。よって
両トランジスタは同タイミングでオフ状態に入り、同タ
イミングで、コレクタ電流が遮断される。
合も同様にして、ＰＮＰ ）ランジスタ２５とＮＰＮ
トランジスタ２６は、両者のベース電流が両タイミング
で遮断される。しかも両トランジスタはどちらも能動状
態で使用しており、飽和領域では使用していないため、
余剰電荷や、ベース蓄積キャリアの作用もない。よって
両トランジスタは同タイミングでオフ状態に入り、同タ
イミングで、コレクタ電流が遮断される。
以上のように本発明によるスイッチ回路は過渡状態にお
いても、非常に優れたスイッチング特性を有する。
いても、非常に優れたスイッチング特性を有する。
第４図は本発明の具体的な構成の一例である。
図において入力端子１３から入った信号は、ダイオード
ブリッジ３〜６を通して出力端子１４に出力される。Ｐ
ＮＰ トランジスタ２５とＮＰＮ ）ランジススタ２６
は、ダイオードブリッジ３〜６にバイアス電流を流すた
めのもので、両トランジスタのコンプリメンタリ特性及
び抵抗３０．抵抗３１０％性をできる限り一致させてお
くことによって、能動状態での両トランジスタのコレク
タ％流量を一致させておく。抵抗２７と抵抗２９．及び
抵抗３７は、ＰＮ’Ｐ’ｌ・ランジスタ２５とＮＰＮト
ランジスタ２６のベースバイアスを−Ｕするだめの抵抗
で、抵抗２７と抵抗２９は同一の抵抗値にしておく。ト
ランジスタ３６は、ＰＮＰ トランジスタ２５と、ＮＰ
Ｎトランジスタ２６０ベースバイアス電流を両方同時に
゛入＋＋ 、 ＋＋切パするだめのものである。３３は
本スイッチ回路を導通状態にするが、遮断状態にするか
を制御するだめの制御端子であり、この端子がノ・イレ
ベルのときに抵抗３４と抵抗３５によってトランジスタ
３６に適当なベースバイアスが加わシ、トランジスタ３
６はオン状態になる。このときトランジスタ３６が飽和
状態にならないように抵抗３４と抵抗３６を適正な値に
選んでおく。
ブリッジ３〜６を通して出力端子１４に出力される。Ｐ
ＮＰ トランジスタ２５とＮＰＮ ）ランジススタ２６
は、ダイオードブリッジ３〜６にバイアス電流を流すた
めのもので、両トランジスタのコンプリメンタリ特性及
び抵抗３０．抵抗３１０％性をできる限り一致させてお
くことによって、能動状態での両トランジスタのコレク
タ％流量を一致させておく。抵抗２７と抵抗２９．及び
抵抗３７は、ＰＮ’Ｐ’ｌ・ランジスタ２５とＮＰＮト
ランジスタ２６のベースバイアスを−Ｕするだめの抵抗
で、抵抗２７と抵抗２９は同一の抵抗値にしておく。ト
ランジスタ３６は、ＰＮＰ トランジスタ２５と、ＮＰ
Ｎトランジスタ２６０ベースバイアス電流を両方同時に
゛入＋＋ 、 ＋＋切パするだめのものである。３３は
本スイッチ回路を導通状態にするが、遮断状態にするか
を制御するだめの制御端子であり、この端子がノ・イレ
ベルのときに抵抗３４と抵抗３５によってトランジスタ
３６に適当なベースバイアスが加わシ、トランジスタ３
６はオン状態になる。このときトランジスタ３６が飽和
状態にならないように抵抗３４と抵抗３６を適正な値に
選んでおく。
本回路の動作を図面に基づいて説明する。
１ず制御端子をハイレベルにした場合、抵抗３４゜抵抗
３５を通してトランジスタ３６はベースバイアスが加え
られて能動状態になる。そうすると抵抗２７．及び抵抗
２９には電流が流れ、Ｐ Ｎ’ Ｐ トランジスタ２６
と、ＮＰＮ トランジスタ２６には同時にベースバイア
スが加わり、両トランジスタは能動状態になる。そして
ＰＮＰ トランジスタ２５のコレクタからダイオードブ
リッジ３〜６にバイアス電流が流出し、同時に、ＮＰＮ
トランジスタ２６のコレクタに上記バイアス電流が流入
することによって、本スイッチ回路は導通状態となる□
次に制御流子をローレベルにした場合、トランジスタ３
６はベースバイアスが加わらなくな−リオフ状態になる
。そのため抵抗２７．及び抵抗２９には電流が流れなく
なり、ＰＮＰ ）ランジスタ２５゜及びＮＰＮ トラン
ジスタ２６．には両方ともベースバイアスがかからなく
なってオフ状態となる。
３５を通してトランジスタ３６はベースバイアスが加え
られて能動状態になる。そうすると抵抗２７．及び抵抗
２９には電流が流れ、Ｐ Ｎ’ Ｐ トランジスタ２６
と、ＮＰＮ トランジスタ２６には同時にベースバイア
スが加わり、両トランジスタは能動状態になる。そして
ＰＮＰ トランジスタ２５のコレクタからダイオードブ
リッジ３〜６にバイアス電流が流出し、同時に、ＮＰＮ
トランジスタ２６のコレクタに上記バイアス電流が流入
することによって、本スイッチ回路は導通状態となる□
次に制御流子をローレベルにした場合、トランジスタ３
６はベースバイアスが加わらなくな−リオフ状態になる
。そのため抵抗２７．及び抵抗２９には電流が流れなく
なり、ＰＮＰ ）ランジスタ２５゜及びＮＰＮ トラン
ジスタ２６．には両方ともベースバイアスがかからなく
なってオフ状態となる。
よってダイオードブリッジ３〜６．にはバイアス電流が
流れず、本スイッチ回路は遮断状態となる。
流れず、本スイッチ回路は遮断状態となる。
次に本スイッチ回路の過渡特性について説明する。寸ず
制御端子３３をローレベルからハイレベルに切換えた場
合、抵抗３４．及び抵抗３５を通してトランジスタ３６
にはベースバイアスが加わる。そしてトランジスタ３６
のコレクターエミッタには電流が流れるが、その場合、
トランジスタ３６は飽和領域ではなく能動領域で使用し
ているため、コレクタ側の抵抗２７．とエミッタ側の抵
抗２９の両端の電圧降下はほとんど同タイミングで発生
し、ＰＮＰ トランジスタ２５とＮＰＮ’）ランジスタ
２６にはほとんど同じタイミングでベースバイアスが加
わる。よってＰＮＰ ）ランジスタ２５とＮＰＮ ）ラ
ンジスタ２６のコレクタｍ−流は、はとんど同じタイミ
ングで流入し、きわめて良好なスイッチング特性を得る
ことができる。
制御端子３３をローレベルからハイレベルに切換えた場
合、抵抗３４．及び抵抗３５を通してトランジスタ３６
にはベースバイアスが加わる。そしてトランジスタ３６
のコレクターエミッタには電流が流れるが、その場合、
トランジスタ３６は飽和領域ではなく能動領域で使用し
ているため、コレクタ側の抵抗２７．とエミッタ側の抵
抗２９の両端の電圧降下はほとんど同タイミングで発生
し、ＰＮＰ トランジスタ２５とＮＰＮ’）ランジスタ
２６にはほとんど同じタイミングでベースバイアスが加
わる。よってＰＮＰ ）ランジスタ２５とＮＰＮ ）ラ
ンジスタ２６のコレクタｍ−流は、はとんど同じタイミ
ングで流入し、きわめて良好なスイッチング特性を得る
ことができる。
制御端子Ｓ３をハイレベルからローレベルに切換えた場
合も同様に、ｌ・ランジスタ３６は、ベースバイアスが
零になってオフ状態に移行するが、この際トランジスタ
３６は、能動領域で使用しており飽和領域では使用して
いないため、余剰型４−やベース蓄積キャリアの作用も
なく、きわめて高速にオフ状態に入る。よってＰＮＰＩ
−ランジスタ２５とＮＰＮ ）ランジスタ２６も、はと
んど同タイミングでオフ状態に入り、両トランジスタの
コレクタ電流はほとんど同タイミングで遮断される。
合も同様に、ｌ・ランジスタ３６は、ベースバイアスが
零になってオフ状態に移行するが、この際トランジスタ
３６は、能動領域で使用しており飽和領域では使用して
いないため、余剰型４−やベース蓄積キャリアの作用も
なく、きわめて高速にオフ状態に入る。よってＰＮＰＩ
−ランジスタ２５とＮＰＮ ）ランジスタ２６も、はと
んど同タイミングでオフ状態に入り、両トランジスタの
コレクタ電流はほとんど同タイミングで遮断される。
よってこの場合もきわめて良好なスイ・ノチング特性を
得ることができる０ 発明の効果 以上述べたように、本発明は（第４図参照）従来の回路
構成（第２図参照）と比較して、少ない部品点数で簡単
に構成でき、しかも調整箇所等も少ないうえに、そのス
イッチング特性は定常状態においても過渡状態において
もきわめて良好な特性を有しているため、本発明をサン
プル＆ホールド回路等に適用すると、非常に大きな効果
が得られるものである。
得ることができる０ 発明の効果 以上述べたように、本発明は（第４図参照）従来の回路
構成（第２図参照）と比較して、少ない部品点数で簡単
に構成でき、しかも調整箇所等も少ないうえに、そのス
イッチング特性は定常状態においても過渡状態において
もきわめて良好な特性を有しているため、本発明をサン
プル＆ホールド回路等に適用すると、非常に大きな効果
が得られるものである。
第１図は従来のサンプル＆ホールド回路の簡略図、第２
図は従来のスイッチ回路の具体的な一例を示す電気回路
図、第３図は本発明のスイッチ回路の基本構成を示す電
気回路図、第４図は本発明のスイッチ回路の具体的な構
成の一例を示す電気回路図である。
図は従来のスイッチ回路の具体的な一例を示す電気回路
図、第３図は本発明のスイッチ回路の基本構成を示す電
気回路図、第４図は本発明のスイッチ回路の具体的な構
成の一例を示す電気回路図である。
Claims (2)
- （１）第１のダイオードのアノードと第２のダイオード
のアノードを接続し、ここにバイアス電流を供給する第
１の手段と、第３のダイオードのカソードと第４のダイ
オードのカソードを接続しここから第１の手段のバイア
ス電流に相当するバイアス電流を吸引する第２の手段と
、第１のダイオードのカソードと第３のダイオードのア
ノードを接続し、ここから信号を入力する第３の手段と
、第２のダイオードのカソードと第４のダイオードのア
ノードを接続しここから信号を出力する第４の手段との
少なくとも４つの手段によって構成されたダイオードス
イッチにおいて、第１の手段のバイアス電流を第１のＰ
ＮＰ ）ランジスタのコレクタより供給する第５の手段
と、第２の手段のバイアス電流を第２のＮＰＮ トラン
ジスタのコレクタへ吸引する第６の手段と、第１のＰＮ
Ｐ ）ランジスタと、第２のＮＰＮ ）ランジスタのベ
ースバイアスを同時に加える第７の手段との、少なくと
も３つの手段によって構成されることを特徴とするスイ
ッチ回路。 - （２） 第７の手段が、第３のトランジスタのコレクタ
非飽和出力とエミンタ出力によって、第１のトランジス
タと第２のトランジスタのベースを同時に加える手段で
あることを特徴とする特許請求の範囲第１項記載のスイ
ッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25046283A JPS60137127A (ja) | 1983-12-26 | 1983-12-26 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25046283A JPS60137127A (ja) | 1983-12-26 | 1983-12-26 | スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137127A true JPS60137127A (ja) | 1985-07-20 |
Family
ID=17208227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25046283A Pending JPS60137127A (ja) | 1983-12-26 | 1983-12-26 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538040B1 (en) | 1995-12-01 | 2003-03-25 | Sunstar Giken Kabushiki Kaisha | Method and apparatus for mixing a high-viscosity material into a gas |
-
1983
- 1983-12-26 JP JP25046283A patent/JPS60137127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538040B1 (en) | 1995-12-01 | 2003-03-25 | Sunstar Giken Kabushiki Kaisha | Method and apparatus for mixing a high-viscosity material into a gas |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514582Y2 (ja) | ||
| JPS60137127A (ja) | スイツチ回路 | |
| JP2573394B2 (ja) | ヒステリシス回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS6252486B2 (ja) | ||
| JPS6237849B2 (ja) | ||
| JP2847149B2 (ja) | スイッチング回路 | |
| JP2789746B2 (ja) | ３値論理回路 | |
| JPH029729B2 (ja) | ||
| JP2622142B2 (ja) | 電流比較回路 | |
| JPH06177731A (ja) | 電流切換回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0136291B2 (ja) | ||
| JPS60148223A (ja) | 高速ダイオ−ドスイツチ回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH0564486B2 (ja) | ||
| JPS6161519A (ja) | アナログスイツチ回路 | |
| JPH0715250A (ja) | 増幅回路 | |
| JPH0347775B2 (ja) | ||
| JPH01125109A (ja) | 利得制御回路 | |
| JPS6113320A (ja) | 基準電圧回路 | |
| JPH01245609A (ja) | パルス電流出力回路 | |
| JPH04345209A (ja) | 双方向バッファ回路 | |
| JPH02306717A (ja) | エミッタ結合論理回路装置 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 |