JPS6012186Y2 - チヤネル装置 - Google Patents

チヤネル装置

Info

Publication number
JPS6012186Y2
JPS6012186Y2 JP2115784U JP2115784U JPS6012186Y2 JP S6012186 Y2 JPS6012186 Y2 JP S6012186Y2 JP 2115784 U JP2115784 U JP 2115784U JP 2115784 U JP2115784 U JP 2115784U JP S6012186 Y2 JPS6012186 Y2 JP S6012186Y2
Authority
JP
Japan
Prior art keywords
data
buffer memory
sub
file
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2115784U
Other languages
English (en)
Other versions
JPS59147231U (ja
Inventor
忠昭 今井
正明 小林
完三 野田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2115784U priority Critical patent/JPS6012186Y2/ja
Publication of JPS59147231U publication Critical patent/JPS59147231U/ja
Application granted granted Critical
Publication of JPS6012186Y2 publication Critical patent/JPS6012186Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

【考案の詳細な説明】 本考案は、チャネル装置内蔵のバッファメモリと、チャ
ネル装置に結ばれたファイル装置の検査機能を備えたチ
ャネル装置に関するものである。
主処理装置、主記憶装置に共通バスで結ばれたチャネル
装置として、前記主処理装置からの命令の解読、実行の
制御を内蔵の副処理装置(例えばマイクロプロセサ)に
より行うチャネル装置が用いられている。
また前記副処理装置を用いるチャネル装置の自己管理、
例えばパリティ検出回路のチェックなどは一般化されて
いる。
しかしながら共通バス側から見て、チャネル装置とそれ
に接続されたファイル装置の信頼性を確認する手段があ
れば、システムの信頼性をさらに向上することができる
さらに前記副処理装置が、チャネル装置内蔵のバッファ
メモリの書込み/読出し機能をチェックすることもでき
れば、チャネル装置の信頼性も向上することができる。
本考案は、上記の信頼性の向上を計るためになされたも
ので、チャネル装置の内蔵バッファメモリとファイル装
置の動作機能を検査する機能を備えたチャネル装置の提
供を目的としている。
本考案は、主処理装置と主記憶装置とに共通バスで結ば
れ、前記主記憶装置とファイル装置とのデータ転送を制
御する副処理装置と、前記転送されるデータを一時格納
するバッファメモリとヲ内蔵するチャネル装置において
、前記副処理装置が前記バッファメモリの書込み/読出
し機能を検査する機能と、前記ファイル装置の書込み/
読出し機能を検査する機能とを備えたことを特徴とする
チャネル装置である。
すなわち、チャネル装置の内蔵処理装置自身でバッファ
メモリ内に検査データを書込むことを可能とし、更に、
書込んだデータをバッファメモリより読出し、読出した
データを直ちに比較手段にて比較するか、或いは、ファ
イル装置へ転送して書込みを行うかを切り替える手段と
を設け、バッファメモリ或いはファイル装置単独の機能
検査を可能としたものである。
例えばバッファメモリに先入れ先出し方式の所謂FIF
O(フイフオ)メモリを用いときには、このメモリの動
作が不安定なため検査が困難であったが、本考案による
構成を用いれば容易に動作機能を確認できる利点を有す
る。
また、チャネル装置からそれに接続されたディスク装置
へのデータの書込み/読出しを行うとすれば、共通バス
に結ばれた記憶装置を介しない限り不可能であるが、本
考案では、前記記憶装置を不要とする利点をも有する。
さらに、副処理装置がその内部レジスタと同様にバッフ
ァメモリにアクセスすることができる。
殊にバッファメモリが先入れ先出し方式のメモリ(FI
FOレジスタ)のときには、副処理装置において、バッ
ファメモリの検査用の制御レジスタ(アドレス領域を指
定する)を節減できる利点がある。
上述のように本考案は、従来技術に比し、簡単な手段に
より、チャネル装置及びファイル装置の信頼性の確認を
可能とするものである。
以下本考案を図によって説明する。
図面は本考案の一実施例を説明するブロック図であり、
1は主記憶装置、2はバスドライバー 3はバスレシー
バ−14はバッファメモリ、5は副処理装置、6は切替
機構、7は比較回路、8はディスク制御装置、9はディ
スク装置、10はチャネル装置、A、 Bはレジスタ、
Cは共通バス、Dとdはデータ、Eはエラー信号、K1
. K2は切替回路、Sl。
S2.S3はスイッチ、aはアドレス、イ99ロ、ハ二
、ホ、へ、ト、チ、す、ヌは接点である。
図面におけるバッファメモリはFIFOレジスタであり
、切替機構6、レジスタA、 B及び比較回路7が本考
案に関する回路である。
まずチャネル装置の本来の動作概要を説明する。
図面において、チャネル装置10が主処理装置(図示さ
れていない)から例えば書込み命令を受けると、切替回
路に1は接点チ側、切替回路に2は接点り側、そして切
替機構6のスイッチS□は接点イに接続される。
共通バスCからのデータdはバスレジ−/<−3、接点
すを経てバッファメモリ4へ書込まれる。
そして、このデータdは、次にバッファメモリ4から読
出され、接点チ及び切替機構6の接点イを経由してディ
スク制御装置8に至り、ディスク装置9のアドレスaに
書込まれる。
逆にチャネル装置10が主処理装置から読出し命令を受
けた場合には、切替回路に1は接点ト側、切替回路に2
は接点ヌ側、そして切替機構6のスイッチS3は接点ホ
側に接続される。
この状態において、ディスク装置9の、例えばアドレス
aに書込まれていたデータdは、ディスク制御装置8に
より読出され、接点ホと切替回路に2の接点ヌを経て、
バッファメモリ4へ書込まれる。
次にデータdはバッファメモリ4から読出され、接点ト
、バスドライバー2を経てさらに共通バスCを経由して
主記憶装置1へ記憶される。
以上がチャネル装置における通常の書込み/読出しの動
作である。
次に本考案のチャネル装置内の副処理装置(マイクロプ
ロセサ)5が、バッファメモリ4の動作機能(書込み/
読出し)を検査する機能について述べる。
図面において、まず副処理装置5から検査を行う制御指
令(図示していない)を発し、切替回路に1. K2を
それぞれ接点チ、ヌ側に、また切替機構6のスイッチS
1を接点口側、同じ< 32を接点ハ側、そしてスイッ
チS3を接点へ接続する。
この状態において、副処理装置5はデータDをレジスタ
Aに格納し、然るのち、このデータDをバッファ、メモ
リ4へ書込む指令を発する。
このためレジスタAのデータDは接点へ、ヌを経て、バ
ッファメモリ4へ書込まれる。
次に再び副処理装置5はバッファメモリ4からデータD
を読出す指令ヲ発する。
このため、先、にバッファメモリ4に格納されたデータ
Dは読出され、接点チを経て切替機構6に至り、接点口
及び八を経由してレジスタBに格納される。
従って、レジスタAに格納されていたデータDと、レジ
スタBの内容が一致しないときは比較回路7からエラー
信号Eが発せられ、副処理装置5がこれを検出して、パ
ッファメモリ4の異常を知ることができる。
次に切替機構6のスイッチS1を接点イ側、同じ<32
を接点二側に接続を切替えた状態で、副処理装置5がデ
ータDをレジスタAにセットしたのち、書込み指令を発
スると、レジスタAのデータDは接点へ、ヌを経て、バ
ッファメモリ4へ書込まれ、このデータDは再び読出さ
れ、接点チ、イを経てディスク制御装置8に至り、ディ
スク制御装置9のアドレスaに書込まれる。
そして、再び副処理装置5が読出し指令を発すると、デ
ィスク装置9のアドレスaのデータDはディスク制御装
置8に読出され、接点二を経てレジスタBに格納される
従ってレジスタAとBの内容が異なるときは比較回路7
からエラー−信号Eが発せられ、ファイル装置の異常を
検出することができる。
なお図面におけるレジスタA、 B及び比較回路は、副
処理装置5内に設け、動作させることもできるものであ
る。
なお、図面における回路は電子回路により容易に実現で
きるので説明は省略する。
上述のように、本考案によるチャネル装置は、内蔵のバ
ッファメモリと、チャネル装置に接続されたファイル装
置とを検査できる構成を有することを特徴とするもので
ある。
【図面の簡単な説明】
図面は本考案の一実施例を説明するブロック図であり、
図中に用いた符号は次の通りである。 1は主記憶装置、2はバスドライバー、3はバスレシー
バ−14はバッファメモリ、5は副処理装置、6は切替
機構、7は比較回路、8はディスク制御装置、9はディ
スク装置、10はチャネル装置、A、Bはレジスタ、C
は共通バス、Dはデータ、Eはエラー信号、K1.に2
は切替回路、Sl、S2.S3はスイッチ、aはアドレ
ス、dはデータ、イ99ロ、ハ二、ホ、へ、ト、チ、す
、ヌは接点。

Claims (1)

  1. 【実用新案登録請求の範囲】 主記憶装置とファイル装置とに結ばれ、前記主記憶装置
    、ファイル装置間のデータ転送を制御する副処理装置と
    、前記転送されるデータを一時格納するバッファメモリ
    とを内蔵するチャネル装置において、 前記主記憶装置及びファイル装置を該チャネル装置から
    切離す第1の接続制御手段を有し、前記副処理装置が該
    第1の接続制御手段を作動せしめたのち前記バッファメ
    モリへデータの書込みを行い再び該データの読出しを行
    って前記バッファメモリの書込/読出機能をチェックす
    る第1の検査手段と、前記主記憶装置のみを該チャネル
    装置から切離す第2の接続制御手段を有し、前記副処理
    装置が該第2の接続制御手段を作動せしめたのち前記バ
    ッファメモリ内のデータの前記ファイル装置への書込み
    を行い、次に該ファイル装置から該データの読出しを行
    って該ファイル装置の書込/読出機能をチェックする第
    2の検査手段とを備えたことを特徴とするチャネル装置
JP2115784U 1984-02-16 1984-02-16 チヤネル装置 Expired JPS6012186Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2115784U JPS6012186Y2 (ja) 1984-02-16 1984-02-16 チヤネル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2115784U JPS6012186Y2 (ja) 1984-02-16 1984-02-16 チヤネル装置

Publications (2)

Publication Number Publication Date
JPS59147231U JPS59147231U (ja) 1984-10-02
JPS6012186Y2 true JPS6012186Y2 (ja) 1985-04-20

Family

ID=30152289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2115784U Expired JPS6012186Y2 (ja) 1984-02-16 1984-02-16 チヤネル装置

Country Status (1)

Country Link
JP (1) JPS6012186Y2 (ja)

Also Published As

Publication number Publication date
JPS59147231U (ja) 1984-10-02

Similar Documents

Publication Publication Date Title
JPS5851292B2 (ja) 診断/デバツク計算システム
JPS6012186Y2 (ja) チヤネル装置
JPH0652067A (ja) マルチポートramチェック制御方法
JPH07152497A (ja) ディスク制御装置
JPH02173852A (ja) バス診断装置
JPH0612270A (ja) テスト回路
JPS6052455B2 (ja) パリティ検出機能のチェック方式
JPH04115339A (ja) メモリエラー処理システム
JPS5916067A (ja) デ−タチエツク方式
JPS6051136B2 (ja) デ−タ誤り検出方式
JPH04369711A (ja) 電子ディスクサブシステム
JPH04239355A (ja) 電子ディスク装置
JPH02157952A (ja) 記憶装置
JPH10105442A (ja) 情報処理装置
JPS58119058A (ja) 2重化メモリ装置のエラ−処理装置
JPH02297650A (ja) 受信装置
JPH031399A (ja) 記憶装置
JPH0413737B2 (ja)
JPH04105140A (ja) スイッチ操作履歴の収集方式
JPH01158554A (ja) Dma装置を備えたデータ処理システム
JPH03266246A (ja) 磁気記録再生装置
JPH03202943A (ja) 記憶装置の誤り検出方式
JPS61269746A (ja) 情報処理装置
JPH05233846A (ja) マイクロプロセッサ
JPH01211054A (ja) メモリ制御回路