JPH10105442A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】障害情報採取の専用ハードウェア回路の付加を
不要とし装置が初期化を可能とする情報処理装置の提
供。 【解決手段】リセット制御部２はリセット信号検出時CP
Uを初期化を行い、メモリレジスタリードライト（R/W）
指示部３にリセット検出を出力しメモリレジスタＲ／指
示部３はCPUに対し外部Ｉ／Ｆ回路７のレジスタやボー
ド８のメモリ及びレジスタに格納されるデータの読出を
指示し、CPUは読出データを磁気ディスク９に書込み、
読出し書込みのCPUへの指示を終えると終了信号をリセ
ット制御部に送出し、装置初期化信号を情報処理装置の
各部に送出する。CPUデータ送出部１１はリセット信号
を受けCPU内部レジスタを読出しCPUデータ送出部に退避
後メモリレジスタR/W指示部によりCPUから退避したレジ
スタ情報を送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、情報処理装置の障害時のデータ採取方式に関
する。

【０００２】

【従来の技術】この種の従来の情報処理装置として、例
えば特開平３−６３７３１号公報には、プロセッサ、主
記憶装置、入出力制御部のエラー通知を受けて、起動制
御装置が共通バス上にリセット信号を出力し、ダンププ
ログラムを起動することにより、システムプログラムが
立ち上がらない場合でも、プロセッサに障害が発生した
場合でも、有効な障害情報を収集することを可能とした
システム障害処理方式の構成が提案されている。

【０００３】このように、従来の情報処理装置において
は、情報処理装置に機能停止等の障害が発生した際に、
障害データは、外部からは採取不可とされることから、
障害データを採取するためのハードウェア装置を、装置
本体に付加する構成が提案されているが、構造的に別な
ハードウェア装置を情報処理装置に付加するために、コ
ストの上昇を招いていた。

【０００４】また、装置のリセットを実行した際に、メ
モリやレジスタの情報はクリアすることなく、障害時の
情報をそのまま残すという方式も従来より提案されてい
るが、この方式の場合、メモリ又はレジスタ上に障害時
の情報を保持するために、情報処理装置の初期化が自動
的に行なえない、という問題点を有している。さらに、
ＣＰＵがストールしたとき、ＣＰＵの内部レジスタの情
報が失われていた。

【０００５】

【発明が解決しようとする課題】このように、上記した
従来の情報処理装置は、下記記載の問題点を有してる。

【０００６】（１）第１の問題点は、情報処理装置の原
価率が悪化する、ということである。このため、情報処
理装置のコスト上昇を招くことになる。

【０００７】その理由は、上記従来の方式においては、
障害時における障害データを採取するために、構造的に
別なハードウェア回路を情報処理装置に付加する、構成
とされているからである。

【０００８】（２）第２の問題点は、情報処理装置の初
期化が行われない、ということである。このため、情報
処理装置のメモリやレジスタの情報がクリアされず、二
度障害が発生した場合等において、障害時データの判別
が不可能となる。

【０００９】その理由は、障害データを採取するため
に、メモリやレジスタ上に、障害時のデータを残す、よ
うな構成としているためである。

【００１０】（３）第３の問題点は、情報処理装置のＣ
ＰＵの情報が採取できない、ということである。このた
め、ＣＰＵに関した障害の切り分けが不可となる。

【００１１】その理由は、障害データを採取するための
ＣＰＵのみリセットして機能させていたためである。

【００１２】したがって、本発明は、上記事情に鑑みて
なされたものであって、その目的は、情報処理装置に新
たな装置を付加することなく、ひいてはコストの上昇を
抑止低減して障害情報の採取を可能とする情報処理装置
を提供することにある。

【００１３】本発明の他の目的は、障害データの消失を
防ぐ、情報処理装置をを提供することにある。

【００１４】本発明のさらに他の目的は、障害発生後に
おいて、情報処理装置の初期化を自動で行うことを可能
とする情報処理装置を提供することにある。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明の情報処理装置は、リセットされたことを検
出した際にまずＣＰＵのみの初期化を行い、つづいてメ
モリやレジスタの値を読み出し、該読み出した値を記憶
媒体に書き込む指示を前記ＣＰＵに対して行ない、前記
ＣＰＵが前指示を受けて読み出したメモリやレジスタの
値を記憶媒体に格納し終えた後に、装置全体の初期化を
行う、ように構成されてなることを特徴とする。

【００１６】また、本発明においては、前記ＣＰＵ内で
リセットを検出し、前記ＣＰＵの内部レジスタのデータ
を退避し、前記内部レジスタのデータを退避した後に、
前記ＣＰＵ外部からの指示を受け付けることを特徴とす
る。

【００１７】また、本発明においては、ＣＰＵ内で情報
処理装置のリセットを検出しＣＰＵ内部レジスタのデー
タを退避し、退避後にＣＰＵ外部からの指示を受け付け
る手段、とを有する。

【００１８】本発明の概要を以下に説明する。本発明
は、情報処理装置がリセットされたことを検出し、ＣＰ
Ｕのみの初期化を行い、その後に、装置初期化信号を出
力するように制御する装置制御手段と、メモリやレジス
タの値の読み出し、及び、該読み出した値の書き込みの
指示を、ＣＰＵに対して行うとともに、該読み出し及び
書き込みが終了時に指示終了の旨を前記装置制御手段に
通知する手段と、ＣＰＵが読み出した前記メモリやレジ
スタの値を記憶する手段と、を備え、この装置制御手段
は、前記指示指示終了の旨の通知を受けて前記装置初期
化信号を出力する。本発明によれば、障害発生時の情報
を採取漏れすることが無くなり、障害発生時データが採
取されることになる。

【００１９】

【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、その好ましい実施の形態において、リ
セット制御部（図１の２）がリセット信号を検出した
際、ＣＰＵ（図１の１０）のみ初期化を行う。リセット
制御部は、メモリレジスタリードライト指示部（図１の
３）に対してリセット検出信号を出力し、メモリレジス
タリードライト指示部は、ＣＰＵに対して、メインメモ
リ（図１の５）やバス接続回路（図１の６）を介し、外
部インタフェース回路（図１の７）のレジスタやアプリ
ケーションボード（図１の８）に内蔵されるメモリ及び
レジスタに格納されているデータを、リード（読み出
す）するよう指示し、ＣＰＵは、読みとったデータを、
記憶手段である磁気ディスク（図１の９）に書き込む。

【００２０】メモリレジスタリードライト指示部は、メ
モリやレジスタに格納していたデータの読み出し書き込
みの指示をＣＰＵに出し終えると、指示終了信号をリセ
ット制御部に送出する。

【００２１】リセット制御部は、この指示終了信号を受
け取った後に、装置初期化信号を情報処理装置の各部に
送出する。

【００２２】また本発明は、その好ましい実施の形態に
おいて、リセット制御部からのリセット信号を、ＣＰＵ
データ送出部（図２の１１）が受け、ＣＰＵデータ送出
部がＣＰＵ（図２の１０）の内部レジスタの内容を読み
出し、ＣＰＵデータ送出部に退避する。その後、メモリ
レジスタリードライト指示部（図２の３）によりＣＰＵ
から退避したレジスタ情報を送出する。

【００２３】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。

【００２４】図１は、本発明の第１の実施例の構成を示
すブロック図である。

【００２５】図１を参照すると、本実施例に係る情報処
理装置１は、ＣＰＵ１０、リセット制御部２、及びメモ
リレジスタリードライト指示部３を備えて構成される装
置制御部４と、メインメモリ５と、を備え、装置制御部
１０及びメインメモリ５を相互接続するバスを、外部イ
ンタフェース７、アプリケーションボード８、磁気ディ
スク９等と接続するバス接続回路６を備えている。

【００２６】例えば人手による情報処理装置１のリセッ
トスイッチ（不図示）の押下によるリセット信号を受け
ると、装置制御部４のリセット制御部２は、このリセッ
ト信号を検出し、ＣＰＵ１０のみの初期化を行う。

【００２７】その後、リセット制御部２は、メモリレジ
スタリードライト指示部３にリセット検出信号を出力す
る。

【００２８】このリセット検出信号を受け取ったメモリ
レジスタリードライト指示部３は、ＣＰＵ１０に対し
て、メインメモリ５やバス接続回路６を介し、外部イン
タフェース回路７のレジスタや、アプリケーションボー
ド８に内蔵されるメモリ及びレジスタに格納されている
データをリードするよう指示する。

【００２９】ＣＰＵ１０は、読み出したデータを磁気デ
ィスク９に書き込む。

【００３０】メモリレジスタリードライト指示部３は、
外部インタフェース回路７のレジスタや、アプリケーシ
ョンボード８のメモリ及びレジスタに格納されているデ
ータの読み出し、及び該読み出しデータの磁気ディスク
９への書き込みの指示を、ＣＰＵ１０に対して出し終わ
った際に、指示終了信号をリセット制御部２に送出す
る。

【００３１】リセット制御部２は、この指示終了信号を
受け取った後に、装置初期化信号をメインメモリ５、バ
ス接続回路６、外部インタフェース回路７、アプリケー
ションボード８、磁気ディスク９に送出し、各装置の初
期化が行われる。

【００３２】図２は、本発明の第２の実施例の構成を示
すブロック図である。

【００３３】図２を参照すると、本実施例は、上記した
第１の実施例の構成に加え、ＣＰＵデータ送出部１１を
備えている。

【００３４】本実施例においては、リセット制御部２か
らのリセット信号を、ＣＰＵデータ送出部１１が受け、
ＣＰＵデータ送出部１１が、ＣＰＵ１０の内部レジスタ
の内容を読み出し、ＣＰＵデータ送出部１１に退避す
る。

【００３５】その後、メモリレジスタリードライト指示
部３によりＣＰＵ１０から退避したレジスタ情報を送出
する。

【００３６】上記した実施例の具体例として、図１を参
照して、バス接続回路６に接続されるバスとしては、Ｖ
ＭＥバス、ＡＰバス、ＰＣＩバス、ＩＳＡバス等を採用
した場合、バス接続回路６は、ＶＭＥバスブリッジ、Ａ
Ｐバスブリッジ、ＰＣＩバスブリッジ、ＩＳＡバスブリ
ッジ等の回路が用いられる。

【００３７】上記実施例では、情報処理装置１のリセッ
ト制御部２は、人手による装置のリセットボタン押下に
よるリセットを検出して上記した障害情報の読み出し書
込シーケンス及び装置の初期化のシーケンスを行うもの
として説明したが、リセットボタンの押下以外にも、装
置のリセットが必要とされる状況が検出された際、一例
としてバス接続回路６からのリセット信号を受け付け、
これにより上記一連のシーケンスを行うようにしてもよ
い。

【００３８】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【００３９】（１）本発明の第１の効果は、情報処理装
置のハードウェアリセット時の装置初期化に先立って、
メモリやレジスタの情報を強制的に採取するため、情報
処理装置の機能停止障害時の装置情報の採取が可能とな
る、ということである。このため、本発明によれば、障
害データの採取漏れを防ぐという効果を奏する。

【００４０】（２）本発明の第２の効果は、情報処理装
置のＣＰＵ部分に、本発明において必要とされる機能、
割り込み処理機能や、初期診断機能を組み込むことによ
り、原価率が劣化することを回避し、コストの増大を抑
止低減する、ということである。

【００４１】（３）本発明の第３の効果は、情報処理装
置の機能停止障害時の原因が、ＣＰＵ処理に関連してい
た場合には、ＣＰＵのレジスタ内部の情報をみることに
より、障害原因の解析が効率的に行える、ということで
ある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の別の実施例の構成を示す図である。

【符号の説明】

１ 情報処理装置 ２ リセット制御部 ３ メモリレジスタリードライト指示部 ４ 装置制御部 ５ メインメモリ ６ バス接続回路 ７ 外部インタフェース回路 ８ アプリケーションボード ９ 磁気ディスク １０ ＣＰＵ １１ ＣＰＵデータ送出部

Claims (3)

【特許請求の範囲】
1. 【請求項１】リセットされたことを検出した際にまずＣ
   ＰＵのみの初期化を行い、 つづいてメモリやレジスタの値を読み出し、該読み出し
   た値を記憶媒体に書き込む指示を前記ＣＰＵに対して行
   ない、 前記ＣＰＵが前指示を受けて読み出したメモリやレジス
   タの値を前記記憶媒体に格納し終えた後に、装置全体の
   初期化を行う、ように構成されてなることを特徴とする
   情報処理装置。
2. 【請求項２】情報処理装置がリセットされたことを検出
   しＣＰＵのみ初期化を行い、その後に装置初期化信号を
   出力するように制御する装置制御手段と、 メモリやレジスタの値の読み出し、及び、該読み出した
   値の書き込みの指示を、前記ＣＰＵに対して行うととも
   に、該読み出し及び書き込みが終了時に指示終了の旨を
   前記装置制御手段に通知する手段と、 前記ＣＰＵが読み出した前記メモリやレジスタの値を記
   憶する手段と、 を備え、 前記装置制御手段は、前記指示終了の旨の通知を受け
   て、前記装置初期化信号を出力する、ことを特徴とする
   情報処理装置。
3. 【請求項３】前記ＣＰＵ内でリセットを検出し、 前記ＣＰＵの内部レジスタのデータを退避し、 前記内部レジスタのデータを退避した後に、前記ＣＰＵ
   外部からの指示を受け付ける、ことを特徴とする請求項
   ２記載の情報処理装置。