JPS6010643B2 - シ−ケンスコントロ−ラ - Google Patents

Description

【発明の詳細な説明】 本発明は、主メモリ中に格納されているプログラムを逐
次実行することによりシーケンス信号を発生する、いわ
ゆるシーケンスコントローラに関する。

特に、上記プログラムの発生が、有接点あるいは無接点
記号がキートツプ上に付されたキーボードを操作するこ
とで行えるタイプのシーケンスコントローラの改良に関
する。このようなタイプのものは普通シンボリック・タ
イプと呼ばれるのであるが、プログラム作成のため特別
な知識（コンピュータのプログラム作成上の各種知識）
を比較的必要としないという特徴を有し、その手軽さか
ら産業界に多数導入されている。ここで、このシンボリ
ックタイプのシーケンスコントローラをハード面から検
討すると、主メモリ中のプログラムを先頭から最後まで
、そして又再び先頭へと繰返し実行してシーケンス信号
を発生させる構成をとっており、プログラム１回の実行
に要する時間が多くかかると、応答速度の高い制御部品
を含むシステムに対しては、その部品の状態変化に追従
できないので適応してないという欠点を有している。

又、この種シンボリックタイプのシーケンスコントロー
ラのプログラム実行時間の長短は、プ。グラム容量の大
小と実行する中央処理装置（ＣＰＵ）の応答速度の大小
に関係するのは明らかであるが、近時いわゆるマイクロ
プロセッサの普及・安価化に伴い、シーケンスコントロ
ーラのＣＰＵ‘こマイクロプロセッサを採用する例が多
くなり、前述の実行時間が大きくなるのは避けえなくな
っている。もっとも、システムを構成する制御部品のす
べてが高速のものである訳ではなく、むしろ大部分は応
答が遅くてもよい場合が多いのであって、そのような場
合マイクロプ。セッサを使用して装置の安価化を図るこ
とは当然必要なことなのである。唯、従来のマイクロプ
ロセッサ（以下ＭＰＵ）を採用するシーケンスコントロ
ーラにあっては、低速用にしか使用しえないのが当然と
考えられている点に問題があった。そこで第１図によっ
て現在実施されているＭＰＵを使用したシーケンスコン
トローラについて検討する。

第１図において「利用者則ちユーザは自己の所望のプロ
グラムをＲＯＭ４に格納した後、ＭＰＵＩを実行させる
と、ＭＰＵはユーザのプログラムに従って、入力ゲート
６から与えられる外部状態を参照のうえ、出力ラッチ７
を介して所定のシーケンス信号を発生する。

なお、ここでＲＯＭ３中に格納されるィンタプリタにつ
き説明すると、Ｍ円ＵＩはインテル社の８０８の彰であ
ったりモトローラ社の服０の隊であったりし、必ずしも
シーケンスコントローラにふさわしい命令体系を持って
いる訳ではない。一方ＲＯＭ４中に格納されるユーザプ
ログラムは、後述するように、特殊な体系の命令語で形
成されているのでＭＰＵＩで直接実行することはできな
い。そこでユーザ命令をＭＰＵＩで実行できるように変
換するプログラムがＲＯＭ３中に格納されており、この
ような機能を有するプログラムは通常ィンタプリタと呼
ばれ、このような制御方式がプログラムのスキャン速度
の低下の一因となっている。ここで本願が問題とするの
はべリフェラルインターフェィスアダプタ（以下ＰＩＡ
と呼ぶ。

例えばモトローラ社製のＬＳＩ斑２０である。）であっ
て、このＰＩＡ５は、ＭＰＵＩの取扱える外部機器数を
増大させるのであるが、入出力操作を行うためには数ス
テップの命令の実行が必要であること、従つて処理時間
が多くなることに問題がある。即ちシーケンスコントロ
ーラは、入力状態をセンスし、又出力機器をある論理状
態にセットすることが仕事の主内容とするから、入出力
操作（プログラム）に時間がかかることは、前述スキャ
ン周期の遅延を招き、制御確度を低下させることになる
。そこで従釆からこの入出力操作による遅延を防ぐため
、各スキャン開始において入力状態をあらかじめ主メモ
リ中（第１図においてはＲＡＭ２）に格納してしまい、
以降のプログラムの実行においては、このＲＡＭ２中の
データを参照しながら演算を行いシーケンス信号を発生
させるようにしている。このような従来方式の欠点は、
プログラムが一周（１スキャン）する間に論理状態が変
化するような機器（入力入信号）を制御対象にしえない
ことである。

そこで本発明は、後述の群明で明らかになることではあ
るが、ＭＰＵを中央処理装置に使用し、ィンタプリンタ
方式による制御を行うことにより安価かつ小型に構成さ
れるシーケンスコントローラについて、取扱う外部機器
のうち高速性を要求する機器が比較的小数の場合には、
その高速性に追従できるようにして、前記のようなシン
ボリックタイプのシーケンスコントローラの用途を拡大
することを目的とする。

上記の目的を達成するために、この発明は、第１図を参
考にすでに説明してように、ユーザプログラムが格納さ
れるユーザプログラムメモ１Ｊと、多数の外部入力信号
が印加される入力ゲート回路と、多数の外部出力信号を
送出する出力ラッチ回路と、上記外部入力信号に対応す
る入力データ及び上記外部出力信号に対応する出力デー
タのバッファメモリと、周辺機器インターフェイス回路
を介して上記入力ゲートから入力データを一括して読み
込んで上記バッファメモリに書き込む入力更新手段と、
上記バッファメモリの出力データを一括して上記出力ラ
ッチ回路に与える出力更新手段と、上記ユーザプログラ
ムメモリの各命令をィンタブリタの介在により】頂次実
行し、上記バッファメモリの入力データおよび出力デー
タに基づいて演算処理をし、その処理結果で上記バッフ
ァメモリの出力データを書き換えるプログラム実行手段
とを備え、上記入力更新手段、出力更新手段およびプロ
グラム実行手段がマイクロプロセッサを用いて実現され
、これら各動作が順番に繰返し行なわれるようにした基
本構成のシーケンスコントローラにおいて、上記プログ
ラム実行手段の動作中にユーザプログラム中に挿入され
た特別なオベコードを有する命令語が実行に供されたと
き、ユーザプログラムに含まれている優先プログラムの
実行に移り、その後もとのプログラムの実行に戻す制御
手段と、上記優先プログラムに含まれる特定の入力デー
タを参照する命令語が実行に供されたとき、その入力デ
ータを上記周辺機器インターフェイスを介して上記入力
ゲート回路から直接読み込む直接読み込み実行手段とを
備えたことを特徴とする。

以下図面にもとづいて本発明の実施例を説明する。

まず本発明の作用を第２図で説明すると、波形Ａは、あ
る入力の論理状態を示す。

前述の従釆装置にあっては、図中ＥＮＤで示すタイミン
グに一連のプログラムが終り、そのプログラムを繰返し
実行する訳であるが、前述のように入力状態（出力状態
を取り込む場合もある。）の取り込みは、プログラムの
先頭部分（斜線で示す）で一時に行われるので、例えば
タイミングねにおける波形Ａの状態とタイミング比にお
ける状態には変化がない訳だから、信号ＰＩについては
入力がなかったように取り扱われる。これは誤動作であ
り、この波形Ａが例えばカウントされるべき入力であっ
たとすると、制御は混乱してしまうのは明らかであろう
。これに対し本実施例にあっては、ＩＮＴで示すタイミ
ングにおいて波形Ａの変化がサーチされ制御内容に反映
されるようになっている。

さて、今第３図に示すような、リレー３４，３５，３６
を駆動し、又カウンタｃｏを作動させ、さらにカウン夕
ｃｏの計数値が「５」の場合リレー２０を駆動する制御
が必要になったとする。

勿論、他にも駆動すべきリレー等は多くあるが省略され
ている。そしてこの第３図で示されるリレー展開図に対
応する（ユーザ）プログラム作成のためには、第４図に
示すキーボードが使用される。

すなわち、キーボード５０上の各キー上に付された論理
素子の表示あるいは数字（０〜Ｆ）の表示を確認しなが
ら、第５図に示すような順序で押操作がされると、ＲＯ
Ｍ４（第１図）中に所望のプログラムが格納される。こ
のような手法は従来におけるシンボリックタイプシーケ
ンスコントローラにおいて周知である。唯、“ｉＲ’キ
ー、“＊（アスタリスク）”キーあるいは“／（スラッ
シュ）”キーは本実施例装置のため設けられたキーであ
り、その機能は後述する。ここで、リレー３４，３５お
よび３６についてのプ。

グラム入力操作については周知であろうから、比較的特
徴的と思われるカウンタのプログラム入力操作につき説
明しておくと、第３図におけるカウンタｃｏは、「蕃号
としてｃｏが割当てられ、番号００が割当てられるリレ
ーの常開接点からの信号を計数し、又番号２０が割当て
られるリレーの常開接点が閉じたときリセットされるカ
ウンタ」であることを示しており、このようなカウンタ
を現わすプログラムを入力するには一定の規則あり、こ
の規則に従ったのが第５図のＣＮＴ部分であり、カウン
タであることおよびその番号（ＣＯ）の登録につづいて
、入力番号さらにリセット番号が登録されるのである。
又、第３図のカウンタｃｏの下段に表されるリレー２川
ま、カゥンタｃｏの計数値が「５」になると閉じる接点
で駆動されることを示している。そしてリレー２川こ関
するプログラムは第５図にＣＯＴで示すような順序で入
力操作される。さて、ここでカウンタＣＯおよびリレー
２０の前後に配置される特殊キー表示“＊０”および“
／０”について説明すると、これらはその間に配置され
る展開図（換言すればプログラム）を優先して実行すべ
きことを表わすためのものである。

そして、優先して実行されることを指令するのが、第３
図に“ｉＲＯ’’で示される表示である。そしてこのこ
とを作用的に述べるならば、プログラムの実行中、“ｉ
ＲＯ’’という命令語が読み出されると、“＊０”と“
／０”との間のプログラム、いわば優先プログラムが実
行され、その後“ｉＲびの次に格納されるプログラム、
第３図について述べるとＩＪレー３５あるいは３６に関
するプログラムが実行される。換言すれば、この“ｉＲ
び命令というものを普通のプログラム中に適宜分配して
お肌よ、優先すべきプログラムが全体として一つのプロ
グラム中に数回実行されることになる。本発明はこの点
に着目したもので、優先プログラム中においては、入力
すべき信号の状態を、前述のようなＲＡＭ２（第１図）
中から読み出すのではなく、ＰＭ５を介して取込むこと
によって、最新の入力状態に応じた制御を行うものであ
る。

次に上述のような作用が第１図に示されるような構成で
示されるシステムでどのようにして実現されるのかにつ
いて説明する。まず、第５図で示すように順次キーボー
ド５０（第４図）を操作していくと、第６図で示す構成
を基本とする（ユーザ）命令語が、第１図ＲＯＭ４に順
次格納されていく。

このようにして記憶されたプログラムは命令構成の差に
よりＭＰＵＩで直接実行できるものではないから、ＲＯ
Ｍ３中のィンタプリタの働きにより、各ユーザ命令語が
Ｍ円ＵＩで実行できる形に変換されながら逐次実行され
ることは前述したところである。今、キーボード５０の
操作が終了し、ＭＰＵＩをスタートさせたとする。

この後はまず第７図に示すフローのプログラムが実行さ
れる。即ち、まずルーチンＲＩにおいて、ＲＡＭ２が初
期状態にセットされる。

次にルーチンＲ２が実行される訳であるが、ＲＡＭ２，
ＲＡＭ３およびＲＯＭ４はともにＭＰＵＩに対する主メ
モリを構成しており、従ってＲＯＭ４の先頭番地則ちユ
ーザプログラムの先頭番地のメモリにおける番地はあら
かじめ決っているので、その先頭番地が、ＲＯＭ２中の
ィンタプリンタによってソフト的に形成されたプログラ
ムカウンタ（ＰＣと呼ぶ）にプリセツトされる。続くル
ーチンＲ３においては、ＯＰコード（オベコード）の判
定がなされ、もし、“＊”をＯＰコードとする（ユーザ
）命令語であったとすると、ルーチンＲ４における判定
は「ＹＥＳ」となりルーチンＲ５が実行される。

このルーチンＲ５においては、その命令語のＢの部分（
第６図参照）の内容を参照して何番の優先プログラムで
あるか判定し、（先に述べた“＊０”というのは０番の
優先プログラムということになる）“＊”命令の記憶さ
れた番地の次の番地を示す情報を第７図右下に示すＲＡ
Ｍ２中のスタートアドレスエリアに格納する。又、ルー
チンＲ４における判定が「ＮＯ」で制御がルーチンＲ６
に移り、もし読出された（ユーザ）命令語のＯＰコード
が“ノ０”であった場合には、ルーチンＲ６の判定は「
ＹＥＳ」となりルーチンＲ７が実行される。

ルーチンＲ７では、ルーチンＲ５とは逆に“／”命令の
記憶されている番地の情報が検出されＲＡＭ２中０番優
先プログラムのエンドアドレスエリアに記憶させられる
。このようにして０番優先プログラムのスタートアドレ
スとエンドアドレスが検出される訳であるがルーチンＲ
５あるいはルーチンＲ７の実行が終了すると、ル−チン
Ｒ８が実行され全てのユーザプログラム（ＲＯＭ４中）
についてＯＰコードの判定が終了したか判定され、その
結果が「ＮＯ」となった場合には、“＊”あるいは“／
”命令以外の命令が読み出された場合と同様に、ルーチ
ンＲ９においてＰＣの更新がなされ、次の番地のユーザ
命令語の判定がルーチンＲ４において行われる。このよ
うにして更新して得られたＰＣ中の内容から、ルーチン
Ｒ５、Ｒ６において優先プログラムのスタートおぴエン
ドアドレスが自動的検出できるようになることは自明で
あるつ。さて、このようにして順次プログラムが進行し
、ルーチンＲ８の判定結果が「ＹＥＳ」となると、これ
でいわば前処理が終了したことになり、実質的にシーケ
ンス信号を発生するためのプログラム、即ちルーチンＲ
ＩＯ以降が実行される。すなわち「 ルーチンＲＩ０で
ＰＣの内容がユーザプログラムの先頭番地に改めて設定
され、このＰＣの内容に従ってＲＯＭ４中ユーザプログ
ラムの最初の命令語が読み出され、ＲＯＭ３中のィンタ
プリタの介在の下ＭＰＵＩで実行される（ルーチンＲＩ
Ｉ）。そしてルーチンＲ１２でＰＣの内容が更新され次
のユーザ命令語を読み出す準備が整う。そして読み出さ
れる内容が「ＥＮＤ」即ちユーザプログラムの終了でな
い限り（Ｒ１３）、順次ルーチンＲＩＩで内容に応じた
プログラムが進行する。このようにしてユーザプログラ
ムについての実行が一巡すると、ルーチンＲ１３の判定
は「ＹＥＳ」となり、続くルーチンＲ１４において、演
算・実行の結果であるＲＡＭ２の内容がＰＩＡ５を介し
て出力ラッチ７に転送され、又同様にＰＩＡ５を介して
新たな入力状態がＲＡＭ２中に敬込まれ、この新たな入
力状態に関する演算がルーチンＲＩＯないしＲ１３にお
いて行われる。

以上でこの実施例シーケンスコントローラの概略動作を
説明したが、次に前述の前処理で得た優先プログラムに
関するスタートおよびエンドアドレス情報がどのように
活用されるかについて説明する。

なお、以下の実施例においては、“ｊＲ”命令がユーザ
プログラム実行中（第７図においてはルーチンＲＩＩ実
行中）に“ｉＲ’命令が検出されると、ＭＰＵＩの制御
は流れが変更され、優先プログラムが実行されるのであ
るが、このような制御流の変更は、この実施例において
は、（内部）割込制御によって実現されている。

すなわち、第３図にｉＲＩで示す部分に関するプログラ
ムが実行され、第８図のルーチンＲＳＩにおいて“ｉＲ
”命令が検出されたとする。

この“ｉＲ”命令の語構成は、第８図ｂで示すように、
ＯＰコードと、前述の記載に従うと磯先プログラムの番
号（今まで説明してきた例では０）が格納される割込番
号部と、対象となる入力リレーの番号（先の第３図の例
でいうと００）部とからなっている。次にルーチンＳ２
で割込番号（例ば０）が退避させられ、続いてルーチン
Ｓ３において、“ｉＲ”命令の入力リレー番号部の情報
にもとづいて、ＰＩＡ５を介して該当リレー（例えば０
０）の最新論理状態が読み込まれる。

次いてルーチンＳ４において、前回のこの“ｊＲ’命令
の実行に伴い議込み記憶していた該当リレー（００）の
論理状態と今回謙込まれた論理状態とを比較し、もし両
者間に変化がなくルーチンＳ５の判定が「ＮＯ」となる
と、ルーチンＳ６でＰＣが１番地歩進させられ、次のル
ーチンＳ７では、この“ｉＲ”命令の次の命令藷、即ち
リレー３５（第３図）に関するプログラムが続行させら
れる。一方ルーチンＳ５での判定が「ＹＥＳ」となり、
該当入力リレー（００）の状態変化が検出されると、ル
ーチンＳ８において、前述のＳ４における比較に備える
ため、新しい論理状態がＲＡＭ２（第１図）中に格納さ
れる。

そして、ルーチンＳ９において、現在実行中のユーザプ
ログラムに将釆復帰するため現在のＰＣの内容が退避さ
せられる。続いて前述のルーチンＳ２で退避させられて
いた割込番号（前述の場合では０）が復帰させられ（ル
ーチンＳＩＯ）、その割込番号データにもとづいて、第
７図に関し説明したところの、０番優先（割込）プログ
ラムの先頭番地がＰＣにプリセツトされ、続くルーチン
Ｓ１２以降において、優先プログラム、第３図に即して
述べればカウンタＣＯおよび出力リレー２０に関するプ
ログラムが実行される。この機先プログラム中において
は、各入力の状態はＰＩＡ５（第１図）を介して直接謙
込まれて参照され、又演算結果としての出力リレーの論
理状態はやはりＰＩＡ５を介してこの優先プログラム実
行中に外部に転送される。このような優先プログラムの
処理もＰＣを順次更新する（ルーチンＳ１３）ことによ
り逐次行われる訳であるが、ルーチンＳＩ４においてＰ
Ｃの内容と優先プログラムのエンドアドレスが比較され
、その一致が検出される（ルーチンＳ１５）と、これは
優先プログラムが終了したことを示すのであるから、制
御はルーチンＳＩ６に移り、前述のルーチンＳ９で退避
させられていたＰＣの内容が復帰させられかつその内容
を「ＩＪ歩進させられることにより、次のルーチンＳ１
７２汎盗において、前述のルーチンＳ７の場合同様、出
力リレー３５（第３図）に関するプログラムが実行させ
られていく。そしてこのようにしてプログラムが進行し
ていく間に、プログラムが第３図の第２のｉＲＯで示す
部分に到達すると、前述の場合と同機に、カゥンタＣＯ
おび出力リレー２０に関する機先（割込）プログラムが
実行されるのである。

すなわち、普通のリレー展開図中に、前述のような“ｉ
Ｒ”命令を適当数分配・挿入しておけば、高速性を有す
る入出力については一つのプログラムの実行中に（優先
プログラムによって）何回もサーチされることになるの
で、その変化に十分追従できることになる。

又、“ｉＲ”命令には指定する入力リレーの番号を示す
部分を設けることにより、該当リレーの論理紙態に変化
がなければ、それ以降ＰＩＡ５を介して入力を得る等処
理時間の多くかかるプログラムの実行を回避できるので
、スキャニング周期の遅延を極力おさえることができる
のである。

さらに先に述べたように“＊”や“／”命令のオベコー
ドを、本来の制御に先立って、サーチン優先プログラム
の割当てられる番号が自動的に検出されるようにしてお
けば、コンピュータのソフト技術上比較的高度な技法で
ある割込処理あるいはサブルーチン処理につき知識を持
っていない利用者が使用した場合でも、簡単に高度な内
容のプログラムを作成できる。

ム〆上のように本発明においては、マイクロプロセッサ
を中央処理装置に使用しかつィンタプリタ技法の探用に
より、４・型かつ安価なシンボリックタイプのシーケン
スコントローラを提供するにあたって、特別なオベコー
ドを有する命令語をユーザが利用可能に用意し、ユーザ
プログラムの実行中に前記特別なオベコードが検出され
ると、その度に特定入力に関する処理を含むプログラム
が穣先的に実行されるようにし「 しかもこの優先プロ
グラムの実行にあたっては特定入力の状態をＰＩＡを介
して直接読み込まれるようにしてあるので、換言すれば
特定入力については優先プログラムが実行される鏡に最
新の論理状態にもとづく演算が施されるようにしてある
ので、この特定入力が相当高い応答性のものであっても
十分追従できることになり、一方このような高速性の入
力が比較的４・数の場合にはユーザプログラム全体のス
キャン周期を差程遅延させることにはならないから、本
発明を実施するシーケンスコントローラは、プログラム
の作成が容易というシンボリックタイプのシーケンスコ
ントローラの特徴を損うことなく、高速処理が可能とな
り、マイクロプロセッサ応用のシーケンスコントローラ
の用途を格段に拡大するのである。

【図面の簡単な説明】

第１図は実施例シーケンスコントローラのブロク図ト第
２図は波形図、第３図はリレ−展開図、第４図はプログ
ラム入力用のキーボードを示す図、第５図はプログラム
入力の操作の順序を示す図、第６図はユーザ命令語の基
本構成を示す図、第７図および第８図は実施例シーケン
スコントローラで実行されるプログラムの内容を示すフ
ロ−チャートである。 １・・…・ＭＰＵｔ ２・…・・ＲＡＭ、３，４・…．
・ＲＯＭ、５・・・…ＰＩへ弟ｒ図 第２図 多Ｊ図 弟々図 ※Ｊ図 第ｏ図 舞つ図 第８図

Claims (1)

【特許請求の範囲】
1. １ ユーザプログラムが格納されるユーザプログラムメ
   モリと、多数の外部入力信号が印加される入力ゲート回
   路と、多数の外部出力信号を送出する出力ラツチ回路と
   、上記外部入力信号に対応する入力データおよび上記外
   部出力信号に対応する出力データのバツフアメモリと、
   周辺機器インターフエイス回路を介して上記入力ゲート
   から入力データを一括して読み込んで上記バツフアメモ
   リに書き込む入力更新手段と、上記バツフアメモリの出
   力データを一括して上記出力カラツチ回路に与える出力
   更新手段と、上記ユーザプログラムメモリの各命令をイ
   ンタプリタの介在により順次実行し、上記バツフアメモ
   リの入力データおよび出力データに基づいて演算処理を
   し、その処理結果で上記バツフアメモリの出力データを
   書き換えるプログラム実行手段とを備え、上記入力更新
   手段、出力更新手段およびプログラム実行手段がマイク
   ロプロセツサを用いて実現され、これら各動作が順番に
   繰返し行なわれるシーケンスコントローラにおいて；
   上記プログラム実行手段の動作中にユーザプログラム中
   に挿入された特別なオペコードを有する命令語が実行に
   供されたとき、ユーザプログラムに含まれている優先プ
   ログラムの実行に移り、その後もとのプログラムの実行
   に戻す制御手段と、上記優先プログラムに含まれる特定
   の入力データを参照する命令語が実行に供されたとき、
   その入力データを上記周辺機器インターフエイスを介し
   て上記入力ゲート回路から直接読み込む直接読み込み実
   行手段とを備えたことを特徴とするシーケンスコントロ
   ーラ。