JPS599305Y2 - 多重直列入力インタフェ−ス - Google Patents

Description

【考案の詳細な説明】 本考案は複数の人力装置と制御装置との間の多重テ゛一
夕転送を制御するインタフェースに関する。

複数の表示装置を同時処理する場合、各々の表示装置と
組となっている入力装置（例えばキーボード）も複数同
時処理する必要がある。

しかし、複数の入力装置からの入力を並列入力で処理す
ると例えば１０本の信号ライン（８ビットのデータ＋１
パリテイビット＋ストロープ信号）が各人力テ゛一夕ご
とに必要となり、更に各ラインのノイズ対策を考慮する
と、それぞれにアースラインが必要となる、したがって
、１つの入力装置において合計２０本のラインが必要で
あることが明らかである。

そこで、例えば制御装置に７台の入力装置１を接続しよ
うとすると１４０本もの数のラインが必要となる問題が
ある。

また一般に表示装置は処理装置から距離の遠い所に設置
する要求が発生することがあり、前記１４０本のライン
を数百ｍも引くことは困難なことで゛ある。

上記した問題に対処する方法として入力装置と制御装置
との間を直列転送によって転送する方法が採用される。

ところが直列転送方式では５同期式あるいは非同期式に
しても一定周期を得るためにクロツク信号が必要である
。

しかしながら、従来［のデータ転送技術では前記クロツ
ク信号を得るために各々の人力装置ごとに水晶発振器を
内蔵している。

したがって装置の価格を高価なものとする欠点があった
。

また多重処理をする場合、制御装置と入力装置とのタイ
ミング処理を更に必要とする欠点があった。

本考案は上記問題及び欠点を除去したもので、クロツク
信号を制御装置の１箇所から供給し、タイミング処理と
クロツク信号の転送を兼用することによって制御を簡単
化し、インタフェースライン数を少なくした多重直列人
力インタフェースを提供することを目的とする。

以下、図面を参照して本考案の多重直列入力インタフェ
ースを詳細に説明する。

第１図は人力装置と制御装置のデータ転送システムの概
要を示したブロック図である。

図において１０． １１． １２は複数の入力装置（例
えばキーボードＫＢ）であって、１３， １４． １５
は同じく複数のキーボードアダプタ（ＫＢＡＤＰ）であ
る。

キーボード１０， １１． １２とキーボードアダプタ
１３， １４， １５とは並列テ゛一夕転送の信号ライ
ン１６， １７， １８と各々のストロープ信号１９，
２０， ２１とで接続されている。

２２はキーボードマルチプレクサーで、このマルチプレ
クサー２２はセレクタ２３デコーダ２４直列／並列変換
回路２５、コントロール回路２６によって構或されてい
る。

キーボードのキーインによりキーボードアダプタ１３，
１４． １５に並列データ転送されたキーインテ゛一
夕は直列に変換され、直列転送ライン２７， ２８，
２９を介してセレクタ２３へと転送される。

そして、セレクタ２３の前段の受信回路にて受信された
キーインテ゛一夕は、その後セレクタ２３にて１つのキ
ーボードアダプタからのデータを選択し、更に変換回路
２５によって直列／並列変換し、出力３０からメモリブ
ロックへキーインデー夕を転送するものである。

一方、キーボード１０， １１． １２のためのクロツ
ク信号を得るために、変換回路２５の出力がコントロー
ル回路２６に供給され、更にデコーダ２４及び送信回路
からクロツク転送ライン３１， ３２， ３３を介して
キーボードアダプタ１３， １４， １５ヘクロツク信
号を転送する。

またコントロール回路２６からはキーボード割込信号を
ライン３４を介してプロセッサへ転送する。

そして、本考案ではキーボードアダプタ１３， １４．
１５とキーボードマルチプレクサー２２との間を直列
データ転送ライン２７， ２８， ２９及びクロツク転
送ライン３１， ３２， ３３のケーブルによって接続
したインタフェースラインを構戊している。

したがって、７台の人力装置であっても、合計１４本の
ラインによって接続することが可能である。

一方クロック信号はキーインデータ発生後の制御に基づ
きキーボードマルチプレクサー２２内で所望のタイミン
グ信号を発生し、キーボード側に転送される。

したがって各々のキーボードアダプタ１３， １４．
１５には発振器を有する必要がなく、制御装置側に発振
器を設置するのみで、回路設計を行なうことができる。

なお、第１図においてキーボードマルチプレクサー２２
とキーボードアダプタ１３， １４， １５との間はシ
リアルデータ転送により，数百ｍの距離であっても容易
に実現することが可能となる。

第２図は上記したキーボードマルチプレクサー２２を示
したブロック図である。

この第２図を参照しキーボードマルチプレクサー２２の
動作を明確にする。

送受信回路５０によって受信した各キーボードからのキ
ーインデータは、セレクタ２３に入力される。

セレクタ２３は内蔵するカウンタにより直列データ転送
ラインと直列／並列変換回路２５との接続を順次走査し
てゆき、接続されている直列テ゛一夕転送ラインから送
られてくるキーインデータを直列／並列変換回路２５に
供給する。

そして直列／並列変換回路２５において、再びキーイン
テ゛一夕が並列コードに変換されディバイスコントロー
ルバスＩＮ ５１を介して、メモリブロックへ書き込ま
れる。

上記した動作において、セレクタ２３が１つのキーイン
テ゛一夕を選択し、直列／並列変換回路２５ヘキーイン
データを転送すると同時にコントロール回路２６へ指令
信号が供給される。

そしてコントロール回路２６はキーボードマルチフ゜レ
クサー内のすべての制御を行なう。

すなわち、上記したキーインデータのメモリブロックへ
の転送制御と共に、コントロール回路２６はキーボード
割込発生回路５２に指令信号を発生し、このキーボード
割込発生回路５２はキーボード割込信号をディバイスコ
ントロールバスＩＮ ５１を介してプロセッサ（図示せ
ず）へ転送する。

一方、キーボードアダプタ（第１図参照のこと）へのク
ロツク信号の転送制御は、セレクタ２３において１つの
キーインデータが選択された後、その選択されたキーイ
ンデータを発生するキーボードアダプタをテ゛コーダ２
４によって解読し、送受信回路５０を介して、前記キー
ボードアダプタヘクロック信号を転送するよう制御する
。

次に、キーボード割込信号を受けたプロセッサは、実行
中のＪＯＢを処理後、前記割込要求を受入れ、キーボー
ド割込処理を実行する。

そして、プロセッサは前記キーボード割込処理の過程に
おいて、現在処理されているキーボードがらの次のキー
インデータを受入れるべく準備て行なわれる。

これはプロセッサからディバイスコントロールバスＯＵ
Ｔ５３を介してコントロール回路２６及びキーボード割
込発生回路５２に指令信号が転送され、前記信号によっ
てキーボード割込発生回路５２の割込信号をリセットす
る。

またコントローラ２６はセレクタ２３に入力される゛先
に処理したキーインテ゛一夕の転送ラインを導通状態に
制御すると共にアラームコントロール５４、送受信回路
５０を介して、キーボードにキーイン指令音を転送する
よう制御する。

このように、本考案ではセレクタ２３にてキーインデー
タを選択し、受信した後はコントロール回路２６によっ
てキーボードマルチプレクサー内のほとんどの制御が行
なわれている。

第３図は本考案の更に詳細な構戊を示したブロック図を
示すものである。

すでに第１図及び第２図において本考案の全体の動作に
ついて説明したので、ここでは特にクロツク信号発生制
御について以下に詳述するものとする。

したがって、第４図に示したタイミング図を参照するこ
とにより本考案がより理解されるであろう。

先ず、第３図はキーボードアダプタ６０、ケーブル６１
，キーボードマルチプレクサー６２から構戊されており
、前記キーボードアダプタ６０、ケーブル６１は各々の
キーボード装置ごとに有するものである。

なお、システム全体の構或は第１図にすでに明らかであ
る。

さて、第３図のキーボードアダプタ６０からその構戊に
ついて説明する。

先ず、キーボードアダプタ６０はキーインデータのテ゛
一タライン７０と、このテ゛一タライン７０からのキー
インデータのパリテイ発生器７１と、キーインテ゛一夕
及びパリテイ符号をセットし、シフトするシフト回路７
２と、リクエスト信号、スタート信号を発生するフリツ
プフロツプ７３． ７４と、シフト回路７２へのデータ
及びパリテイ符号のロード制御及びシフト回路７２のシ
フト制御を行なうＮＡＮＤ回路７５， ７６と、信号及
び゛テ゛一夕を出力するＮＯＲ回路７７と、ストローブ
信号の制御回路を構戒するフリツプフロップ７８，７９
、ＮＡＮＤ回路８０， ８１とを有する。

一方、キーボードマルチプレクサ−６２については、す
でに第２図において構或および動作の概要について説明
しているため、すでに明らかなものについては同一符号
を付して説明を省略する。

その他、マルチプレクサー６２内には第４図のＣＬＫ１
のタイミングによってカウントアップし、同ＳＣＮＴの
出力を発生するカウンタ９０と、第４図のＫＢＳＹで示
すキーボードビジー信号の発生回路９１と、第４図のＣ
ＬＫ２のタイミング信号から同ＫＣＬＫ信号を得るＡＮ
Ｄ回路９２と、アダプタ６０から送られてくる第４図の
ＫＩＤＴ信号を得るＡＮＤ回路９３と、キーボード割込
発生回路５２のセット・リセットを制御するＡＮＤ回路
９４． ９５と、直列／並列変換回路２５へのキーイン
テ゛一夕の入力制御を行なうＡＮＤ回路９６を有するも
のである。

なお、直列／並列変換回路２５には第４図のＣＬＫ１の
高速度のタイミングが供給される。

これは、変換回路２５の入力側インタフェースタイミン
グを考慮した同期化制御を行なう必要があるためである
。

また、本実施例では第４図で示したＣＬＫ１とＣＬＫ２
のタイミング関係をＣＬＫ１ ＝１６ｘＣＬＫ２となる
よう設計されているものと理解されたい。

次に、第３図の動作について詳述する。

先ずキーボードからのキーイン動作により、キーボード
アダプタ６０にキーインテ゛一夕とストローブ信号を転
送する。

すなわち、キーインテ゛一夕はデータライン７０を介し
てシフト回路７２に転送し、またキーインデータのパリ
テイ符号をパリテイ発生器７１から発生しシフト回路７
２へ転送する。

一方ストローブ信号はライン１００を介してＮＡＮＤ
１８０の第１の入力端へ転送されており、この時フリツ
プフロツプ７９はリセット状態にあるので、そのリセッ
ト出力“１”が前記ＮＡＮＤ回路１８０の第２の入力端
へ転送されているため、フリツプフロツプ７８がセット
する。

このフリツプフロツプ７８のセットによりＮＡＮＤ回路
８１の入力条件が戊立し、その出力１０２によりフリツ
フ゜フロツフ゜７３をセットする。

この時フリツフ゜フロツフ゜７３のリセット出力１０３
はリクエスト信号ＨＯＳＴとなり、ＮＯＲ回蕗７７を介
し更にケーブル１０４（直列データ転送ライン）を介し
てマルチプレクサー６２の受信回路１０５、更にはＡＮ
Ｄ回路９３に転送する。

なおリクエスト信号ＲＯＳＴは第４図のＫＩＤＴの第１
段目のパルスである。

この時、マルチプレクサー６２のキーボード割込発生回
路５２はリセット状態であり、そのリセット出力“１”
がＡＮＤ回路９３へ転送されているため、ＡＮＤ回路９
３は入力条件が或立し、前記したリクエスト信号ＲＯＳ
Ｔをセレクタ２３へ転送する。

ところで、セレクタ２３はスキャンカウンタ９０によっ
て、接続される複数のキーボードーキーボードアダプタ
から入力信号を順次スキャンしており、例えば上記した
リクエスト信号ＲＯＳＴがターミナルＡ６からの入力で
あるとすると、第４図のＳＣＮＴに示すように、カウン
タ値が「６」を示した時ＫＩＤＴのリクエスト信号ＲＯ
ＳＴによってセレクタ２３が動作し、ビジー信号発生回
路９１を介してカウンタ９０をロックする。

またビジー信号発生回路９１は第４図のＫＢＳＹ信号を
ライン１０６からＮＡＮＤ回路９６及びデコーダ２４へ
転送する。

前記デコーダ２４はセレクタ２３と同様な制御が行われ
ているため、ターミナルＡ６を示すデコード出力を発生
し、前記ビジー信号ＫＢＳＹをＡＮＤ回路９２の第１の
入力端に転送する。

ＡＮＤ回路９２の第２の人力端には第４図のＣＬＫ２の
信号が供給されており、ＡＮＤ回路９２の入力条件が或
立することによってケーブル１０７に第４図のＫＣＬＫ
のクロツク信号が出力され、アダプタ６０にて受信され
る。

そしてアダプタ６０は前記クロック信号ＫＣＬＫに基づ
きシフト回路７２にセットされた並列データを直列デー
タに変換し、ケーブル１０４を介してマルチプレクサー
６２へ転送するよう制御する。

以下、このデータ転送について説明するが、前記クロツ
ク信号ＫＣＬＫをわかり易く説明するため便宜的に第４
図のＢＣＮＴに示すようにクロック信号に１乃至１１の
符号を付した。

さて、アダプタ６０がクロック信号１を受信すると、そ
の出力がライン１０８を介してフリップフロツプ７４及
びフリツプフロップ７９に供給される。

このフリツプフロップ７４． ７９はＪ−Ｋタイプのフ
ノツプフロツプであり、前記クロック信号１によってト
リガされ、各々のＪ入力端にはすでにセットしているフ
リツプフロップ７３及び゛７８の出力が供給されている
ため両フリップフロップ７４， ７９がセットする。

この時、フリップフロップ７４のリセット側出力はスタ
ート信号ＳＴＲを示し、このスタート信号ＳＴＲはライ
ン１０９、ＮＯＲ回路７７、ケーブル１０４、ＡＮＤ回
路９３、セレクタ２３及びＮＡＮＤ回路９６を介して値
列／並列変換回路２５にストアされる。

同時に、クロック信号１とフリップフロツプ７３のセッ
ト出力との入力条件を持っＮＡＮＤ回路７５が動作し、
この出力によってシフト回路７２に、すでに供給されて
いるキーインデータ及びパリテイ符号をロードする。

一方、フリップフロツプ７９がセットするとＮＤＮＤ回
路８１の入力条件が不戒立となり、フリップフロップ７
３をリセットする。

これはストロープ信号の長さに関係なく、ある特定の時
間後には次のストローブ信号の受入れ準備が完了せしめ
るものである。

この結果、キーの押圧時間に関係しない制御が実現でき
るものとなる。

次に、クロツク信号２が同じくライン１０８に供給され
ると、上記にてリセットしたフリップフロツプ７３のリ
セット出力がＫ入力端に入力されているフリツプフロツ
プ７４がトリガされリセットする。

この時、シフト回路７２の第１の符号がライン１１０、
ＮＯＲ ７７、ケーブル１０４、ＡＮＤ回路９３、セレ
クタ２３、ＮＡＮＤ回路９６を介して直列／並列変換回
路２５にストアされる。

以下はクロック信号３乃至１１が次々．とライン１０８
に転送されると、フリツフ゜フロツプ７３のリセット出
力、フリップフロップ７４のリセット出力及び前記クロ
ック信号３乃至１ｌの入力条件を持っＮＡＮＤ回路７６
が動作し、この出力によってシフト回路７２のキーイン
テ゛ータの直列データ及びパリテイ符号、ストップ信号
ＳＴＰを順次シフトして、ライン１１０、ＮＯＲ回路７
７、ケーブル１０４、ＡＮＤ回路９３、セレクタ２３及
びＮＡＮＤ回路９６を介して直列／並列変換回路２５に
前記符号をストアする。

なお、シフトした後のシフト回路７２には順次“１゛を
入力するように制御されている。

そして、最初のシフト動作に入力した信号“１”はスト
ップ信号ＳＴＰを示すものである。

この結果、フケーブル１０４から転送されるキーインデ
ータは第４図のＫＩＤＴに示す直列データとなるもので
ある。

上記により直列／並列変換回路２５に順次ストアされた
転送データは１語を構或すると、再び並列テ゛一夕とし
てライン１１１から出力される。

この時、前記変換回路２５からライン１１３にライトリ
クエスト信号が、またカウンタ９０からライン１１２に
ターミナルナンバー信号が出力されている。

この結果、前記ターミナルナンバー信号にて示されるメ
モリブロック（図示せず）に前記並列データをライトリ
クエスト信号の制御により書込まれる。

また、デコーダ２４からの出力信号及びライトリクエス
ト信号の入力条件を持つＡＮＤ回路９４が動作し、キー
ボード割込発生回路５２をセットする。

そして、キーボード割込発生回路５２から割込信号をラ
イン１１４からプロセッサ（図示せず）に転送し、キー
ボード割込処理を要求する。

同時に、前記割込発生回路５２がセットしたことにより
、このリセット出力を入力条件とするＡＮＤ回路９３の
動作が゛禁止され、上記割込処理が実行されるまでキー
ボードからの入力を禁止するものである。

その後、プロセッサにて上記割込処理が受付けられ処理
が実行されると、プロセッサからライン１１５， １１
６に信号が出力されＡＮＤ回路９５を動作せしめ、割込
発生回路５２をリセットする。

そしてＡＮＤ回路９３を再び動作可能とし次のキーイン
データのための準備が完了する。

以上詳述の如く本考案によれば、複数の入力装置と制御
装置との間を直列のデータ転送とすることを可能とし、
最小のライン数にてシステムを構成するものである。

また、簡単な制御回路により入力装置のクロツク制御が
行われ、制御装置側に発振器を設けるだけで、各々の入
力装置には発振器を設ける必要がなく、極めて安価なシ
ステムを提供するものである。

【図面の簡単な説明】

第１図は本考案の全体のシステム構戒の概要を示したブ
ロック図、第２図はキーボードマルチブレクサーの概要
を示したブロック図、第３図は第１図の更に詳述な構或
を示したブロック図、第４図はデータ転送のためのタイ
ミングを示した図である。 １０， １１． １２・・・キーボード、１３， １４
， １５・・・キーボードアダプタ、２２・・・キーボ
ードマルチプレクサー、２３・・・セレクタ、２４・・
・テ゛コーダ、２５・・・直列／並列変換回路、２６・
・・コントロール回路、５２・・・キーボード割込発生
回路、５４・・・アラームコントロール、５１． ５３
・・・ティバイスコントロールバス。

Claims (1)

【実用新案登録請求の範囲】
1. それぞれ直列データ転送ラインとクロツク信号線とで接
   続された複数の入力装置と制御装置との間の直列データ
   転送において、制御装置側に具備されたカウンタと、こ
   のカウンタの出力に従って前記複数の直列データ転送ラ
   イン及び前記複数のクロツク信号線と前記制御装置との
   接続を順次スキャンして切替える回路と、人力装置側に
   具備され、任意の入力装置の入カテ゛一夕転送に際して
   、当該入力装置と前記制御装置とが前記切替え回路によ
   り、前記直列データ転送ラインと前記クロツク信号線を
   介して接続選択されているとき、前記クロツク信号線を
   介して送出されるクロツク信号に従い、前記直列データ
   転送ラインを介して前記制御装置にデータ転送要求信号
   を送出する回路と、この直列テ゛一夕転送ラインから前
   記テ゛一夕転送要求信号を受信したとき、前記カウンタ
   のカウントを停止し、前記直列テ゛一夕転送ライン及び
   前記クロツク信号線の接続を固定する回路と、このクロ
   ツク信号線を介して前記制御装置より送出されるクロツ
   ク信号に同期して、前記固定された直列データ転送ライ
   ンに入力データを１ビットずつ直列に送出する回路と、
   この直列データを受信した制御装置側で、再び並列デー
   タに変換して入力データを得る回路とより構或される多
   重直列入力インタフェース。