JPH1165613A - 同期データの伝送方法および同期データの伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 制御装置の負荷が小さく、伝送データの同期
を確保できる伝送手段を備えた同期データの伝送装置を
提供する。 【解決手段】 相互にデータをやり取りするコントロー
ラ１と計算機２のうち、例えば計算機２の制御回路２５
が、制御演算した複数のデータを編集し送信する際、送
信データの一部が１回の演算実行結果の同期出力信号の
みであることを保証する同期保証送信素子２５４を備
え、コントローラ１の制御回路１１が、同期保証を前提
として動作する同期保証受信素子１１５を備える制御シ
ステムにおける同期データの伝送装置において、制御回
路２５の出力信号が、同期を保証されたアナログデータ
とデジタルデータとの組からなり、計算機２が、そのデ
ジタルデータを、アナログデータをデジタル化した信号
の特定のビットとして埋め込む手段を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高信頼性を要求さ
れる原子力，火力，ガス，化学などのプラント制御監視
システムにおける同期データの伝送方法および同期デー
タの伝送装置に係り、特に、プロセス入力や制御指令信
号などのデータとこのデータの有効／無効を示すデジタ
ル信号とを組み合わせて使用するシステムの同期データ
の伝送方法に関する。

【０００２】

【従来の技術】

１．制御システムなどにおけるＣＰＵ間のデータ伝送方
法として、ＣＰＵの送信編集実施単位でデータの同期が
取れているパケット交換方式がある。パケット交換方式
の送信では、送信データを一定長のパケットに分割した
後、ネットワークにパケットデータとして送信する。受
信側では、パケットデータを読み出して編集し、その後
に自分の制御演算を実行する。

【０００３】２．特開平7−50661号公報に示されている
ように、メモリ転写方式によって、メモリのある一定の
長さの区間において、ＣＰＵの制御演算とデータ送信と
の間の同期を確保するとともに、データ受信と制御演算
との間で同期を確保する方式もある。

【０００４】

【発明が解決しようとする課題】上記従来技術１では、
伝送データの同期は、保証されるが、送受信処理に時間
がかかり、伝送速度の高速化が困難である。この時間が
かかる点は、ＣＰＵの本来の仕事である制御の高速化・
大容量化の障害となっている。また、複数パケットに亘
りデータの同期を確保すると、送受信処理に更に時間が
かかり、伝送速度の高速化は、ますます困難になる。さ
らに、従来技術１では、同期が必要なデータを選択して
同期を保証できる伝送パケット内にデータを配置する必
要があり、設計が煩雑になるとともに、ミスの混入余地
が大きくなる。

【０００５】上記従来技術２では、伝送データの同期が
保証され、従来技術１よりは、送受信処理の負担が軽く
なる。しかし、処理が複雑であり、非同期データの廃棄
が多く発生するので、高速化には、限界がある。また、
転写メモリ内に同期処理のためのデータが存在する必要
があり、送信データ量が少ないＣＰＵが多いと、実際の
データと比べて同期のために使用するデータ量が多くな
り、伝送効率の向上にも限界があった。

【０００６】本発明の目的は、制御装置の負荷が小さ
く、伝送データの同期を確保でき、高効率の同期データ
の伝送方法を提供することである。

【０００７】本発明の他の目的は、制御装置の負荷が小
さく、伝送データの同期を確保できる伝送手段を備えた
同期データの伝送装置を提供することである。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、送信側装置に内蔵された制御プログラム
が、制御演算して得た複数のデータを編集し送信する際
に、送信データ内の少なくとも一部が１回の演算実行結
果の同期出力信号のみであることを保証し、受信側装置
が、同期保証を前提として動作する制御プログラムを持
つ制御システムにおける同期データの伝送方法におい
て、送信側装置の出力信号が、同期を保証されたアナロ
グデータとデジタルデータとの組からなり、デジタルデ
ータが、アナログデータをデジタル化した信号の特定の
ビットとして埋め込まれている同期データの伝送方法を
提案する。

【０００９】同期を保証されたアナログデータとデジタ
ルデータとの組は、ワードまたはロングワードなどのビ
ット列で表現されるアナログデータのビット列の内の１
ビットをこの組のデジタルデータとして使用する。

【００１０】アナログデータを表現するワードまたはロ
ングワードなどのビット列のフォーマットが、浮動小数
点値を表す場合は、デジタルデータは、浮動小数点値を
表すビット列の内の仮数部の最下位を表すビット位置に
埋め込まれる。

【００１１】本発明は、また、上記他の目的を達成する
ために、相互にデータをやり取りする複数の制御装置か
らなり、送信側装置に内蔵された制御回路が、制御演算
して得た複数のデータを編集し送信する際に、送信デー
タ内の少なくとも一部が１回の演算実行結果の同期出力
信号のみであることを保証し、受信側装置に内蔵された
制御回路が、同期保証を前提として動作する制御プログ
ラムを持つ制御システムにおける同期データの伝送装置
において、少なくとも送信側装置が、制御プログラムを
制御機能ブロック図，ラダーなどのシンボリック素子の
組み合わせにより表現された制御回路を含み、送信側装
置の出力信号が、同期を保証されたアナログデータとデ
ジタルデータとの組からなり、制御回路が、デジタルデ
ータを、アナログデータをデジタル化した信号の特定の
ビットとして埋め込む手段を備える同期データの伝送装
置を提案する。

【００１２】送信側の制御回路は、アナログデータ入力
端子とデジタルデータ入力端子とを有しアナログデータ
とデジタルデータとの組の同期を保証する同期保証送信
素子と、同期を保証された組のデジタルデータをデジタ
ル化されたアナログデータの特定のビットに埋め込む手
段とを備える。

【００１３】一方、受信側の制御回路は、同期を保証さ
れた組のデジタルデータをデジタル化されたアナログデ
ータの特定のビットから取り出す手段と、アナログデー
タ出力端子とデジタルデータ出力端子とを有し分離され
たアナログデータと取り出されたデジタルデータを同期
を保証された制御信号としてそれぞれ出力する同期保証
受信素子とを備える。

【００１４】本発明は、同期を保証されたアナログデー
タとデジタルデータとの組からなる出力信号のみなら
ず、同期を保証された第１デジタルデータと第２デジタ
ルデータとの組からなる出力信号についても有効であ
り、その場合は、第２デジタルデータが、第１デジタル
データの特定のビットとして埋め込まれる。

【００１５】本発明においては、送受信処理が軽くする
ために、転写メモリ通信を実施する場合に、メモリ転写
の最小単位であるワードまたはロングワードなどのビッ
ト列内に同期が必要な複数のデータを埋め込み、まとめ
て送受信されるようにする。

【００１６】実際のデータと比べて、同期のために使用
するデータ量が多くなってしまう問題に対しては、送信
できない伝送エリアをデータの容量に対して同期確保の
ために必要とするデータを十分減少させるか実質的に無
視できる程度にすればよい。

【００１７】同期が必要なデータを選択して同期を保証
できる伝送パケット内にデータを配置する必要があり、
設計が煩雑になるとともにミスの混入余地が大きくなる
との懸念に関しては、伝送パケットを設計者が意識しな
いでも、同期が必要なデータの組を指定すれば、同期を
保証できるようにすればよい。

【００１８】制御装置，計算機，その相互間で周期更新
されている制御・監視データのうちで、複数データ間の
同期が必要なデータとは、例えば、 １.制御指令データとその指令の有効性を示すデータ ２.監視データとその監視データの有効性を示すデータ ３.プロセス入力データとそのプロセス入力データの有
効性を示すデータ であり、すなわち、各データとそのデータの有効／無効
を示すデータとの組である。

【００１９】一般に、データは、ワードまたはロングワ
ードなどのビット列を最小単位として送受信され、この
最小単位内でのデータの同期性は保証されている。

【００２０】アナログデータについては、一般に、ワー
ドまたはロングワードなどのビット列として表現される
ので、アナログデータと他のデータとを更に組み、この
最小単位内に複数のデータを配置することはできないと
されている。したがって、複数のデータの同期性が保証
される最小単位を組にして、それらの間で同期を確保す
る必要がある場合、従来は複雑な処理が必要であった。

【００２１】周期更新されているデータの内で、複数デ
ータ間で同期が必要な制御装置，計算機相互間でやり取
りされる制御・監視データに着目すると、ほとんどが、
データとそのデータが有効か否かを示すデータとの組で
あり、有効か否かを示すデータは、デジタルデータで表
現できる。したがって、周期更新されているデータの内
で、複数データ間で同期が必要な制御装置，計算機相互
間でやり取りされる制御・監視データとは、アナログデ
ータとデジタルデータとの組か、デジタルデータとデジ
タルデータとの組のいずれかとなる。

【００２２】一般に、デジタルのデータは、ビットで表
現されるので、この最小単位内に複数のデジタルデータ
を組にして配置でき、複数のデジタルデータ間の同期を
確保することは、比較的に容易である。

【００２３】本発明においては、アナログデータとデジ
タルデータとの組についても、アナログデータを表現す
るビット列の内の１ビットにデジタルデータを埋め込ん
で、同期が確保される最小単位内で表現する。

【００２４】このため、送信側では、浮動小数点アナロ
グデータを示すビット列の仮数部の最下位ビットにその
組のデジタルデータを上書きする処理機能を持ち、受信
側では、ビット列の仮数部の最下位ビットをデジタルデ
ータとして取り出す処理機能を持つ。

【００２５】また、制御プログラムの作成時に、設計者
が、この同期を必要とするデータの組を明確に指定でき
るようにする必要がある。制御装置に内蔵するプロセス
制御回路は、制御機能ブロック図，ラダーなどのシンボ
リック素子の組み合わせと、これらシンボリック素子間
を信号線により接続して制作する制御プログラムであ
る。送信側では、このプログラム中に記述される各演算
素子の出力からそれぞれ指定するアナログデータとデジ
タルデータを表す信号線を結線し、データを組み合わせ
る制御プログラムの素子を定義した。受信側では、同期
データの受信部を示す素子を定義し、この素子からプロ
グラム中に記述される各演算素子の入力にアナログデー
タとデジタルデータを表す信号線を結線し、それぞれの
データを取り出す。

【００２６】デジタルデータを表現するビット列の内の
１ビットをデジタルデータとして扱うと、デジタルデー
タと１ビットのデジタルデータとの組をこの同期が確保
される最小単位内で表現できる。同様に、アナログデー
タを表現するビット列の内の１ビットをデジタルデータ
として扱うと、アナログデータと１ビットのデジタルデ
ータとの組をこの同期が確保される最小単位内で表現で
きる。

【００２７】一般に、プロセスデータとして使用される
アナログデータは、高応答タイプのＡ／Ｄ変換器の精度
から１２ビットの分解能に制約されており、その精度
は、±０.２５％程度である。ごく限られた用途に適用
される高精度のＡ／Ｄ変換器でも、分解能力は１６ビッ
トであり、その精度は、±０．００１５％程度である。

【００２８】そこで、同期が確保される最小単位を浮動
小数点値を表現するビット列とすると、この仮数部の最
下位ビットをデジタルデータとして使用したことによる
誤差は、極めて小さいので、問題とはならない。

【００２９】転写メモリ通信が実施するメモリの転写の
最小単位であるワードまたはロングワードなどのビット
列内に、同期が必要な複数のデータを配置し、データを
送受信する場合、送受信処理の負担が軽減され、同期確
保のための作業用データを通信により送信側と受信側間
でやり取りする必要が無く、データの伝送効率が上が
る。

【００３０】また、メモリ転写の最小単位であるワード
またはロングワードなどのビット列内に同期が必要な複
数のデータが配置されるので、この最小単位内でのデー
タの同期性は保証される。送信側では、このプログラム
中に記述される各演算素子の出力からそれぞれ指定する
アナログデータとデジタルデータを表す信号線とを結線
すると、データを組み合わせる制御プログラムの素子を
定義したことになり、送信側の装置のソフトウェアの制
作時に同期性を保証するデータの組を定義し、同期を保
証できる最小単位であるワードまたはロングワードなど
のビット列内に確実に配置できる。受信側では、同期デ
ータの受信部を示す素子を定義し、この素子からプログ
ラム中に記述される各演算素子の入力にアナログデータ
とデジタルデータを表す信号線を結線すると、それぞれ
のデータを取り出すことになり、先の同期を保証できる
最小単位であるワードまたはロングワードなどのビット
列内から確実かつ容易に取り出せて、設計者が伝送パケ
ットを意識しないでも、同期が必要なデータを取り扱え
る。

【００３１】なお、単なるデータとしての制御装置間の
やり取りでは、値や文字列をアスキーコードなどの文字
コードの組としてやり取りするケースがある。アスキー
コードなどの文字コードの組としてデータを取り扱う場
合は、これを表すために１文字毎にワードまたはロング
ワードなどのビット列を必要とする。この場合は、必要
なデータを表す文字数分の間でデータの同期性が保証さ
れる必要があるが、先のように値をビットまたはビット
列として表すのに比べてデータ量が増加し、制御・監視
用の高速なデータのやり取りを必要とする場合には、適
用されないので、特に問題とはならない。

【００３２】本発明によれば、制御装置や計算機の負荷
が小さく、高効率な伝送方法が得られ、伝送データの同
期を確保できる。また、同期が必要な伝送データの組を
容易に設計でき、ミスの混入余地が少なくなり、制御シ
ステムの品質を向上させ、信頼性を上げることができ
る。

【００３３】

【発明の実施の形態】次に、図１〜図４を参照して、本
発明による同期データの伝送方法および同期データの伝
送装置の実施例を説明する。

【００３４】図１は、本発明による同期データの伝送装
置を採用したプラント制御システムの一例の概略構成を
示すブロック図である。本実施例では、同期データの例
として、計算機２がコントローラ１に伝送する制御指令
を説明する。プラントのオペレータは、計算機２に接続
されプロセス量(ＰＶ)や制御設定値(ＳＶ)などのプロセ
ス情報や操作状況を提示する表示器２１により、状況を
監視し確認しながら、プロセスの増指令ボタン２３や減
指令ボタン２４を使って、プロセスを運転する。プロセ
スの増指令ボタン２３や減指令ボタン２４の入力は、デ
ジタル入力装置２２を介して、計算機２に取り込まれ
る。計算機２内の制御指令作成処理手段は、制御指令回
路ブロック図２５として表現されている。プロセスの増
指令ボタン２３や減指令ボタン２４からデジタル入力装
置２２を介して入力された増減指令は、アナログメモリ
２５１に入力され、現在指令値２５２に加算され、制御
指令値２５２として出力される。オペレータが操作して
いることを「ボタン操作中」として取り込み、これを制御
指令値の有効信号２５３としている。制御指令値２５２
と制御指令値の有効信号２５３とは、同期保証送信素子
２５４に接続され、同期を保証されたデータとして、ネ
ットワーク３に送信される。

【００３５】コントローラ１内の制御手段は、制御指令
回路ブロック図１１として表現されている。計算機２か
らの同期保証された受信データは、同期保証受信素子１
１５に取り込まれ、制御指令値１１１と制御指令値の有
効信号１１２とが出力される。アナログスイッチ１１４
は、制御指令値の有効信号１１２が有効を示す時のみ計
算機から受信した制御指令値１１１を自己の制御指令値
１１３として出力し、制御指令値の有効信号１１２が無
効を示す時は、前回の自己の制御指令値１１３を継続し
て自己の制御指令値１１３として出力する。コントロー
ラ１からの制御指令値１１３は、アナログ出力装置１２
を介して、プロセス操作端４に出力される。

【００３６】図２は、制御指令値(アナログデータ)と制
御指令値の有効信号(デジタルデータ)との関係を示すタ
イミングチャートである。計算機２から送信される制御
指令２５２と制御指令値の有効信号２５３とは、ネット
ワーク３を経由し、通信に要する時間だけ遅れて、コン
トローラ１に、制御指令値１１１と制御指令値の有効信
号１１２として、受信される。すなわち、オペレータ
が、計算機２においてタイミング５１で操作を開始して
も、その結果の制御指令が送信され、コントローラ１で
受信されるのは、タイミング５２となる。同様に、オペ
レータが計算機２においてタイミング５３で操作を終え
ても、その結果の制御指令が送信され、コントローラ１
で受信されるのは、タイミング５４となる。

【００３７】制御指令２５２と制御指令値の有効信号２
５３とを組み合わせて送信すると、オペレータが操作中
の制御指令の変化だけを確実に伝達できる。例えば、制
御指令２５２が何らかの不具合で変化しても、オペレー
タが操作していない場合は、「ボタン操作中」の信号が取
り込まれないので、制御指令の有効信号２５３が無くな
り、コントローラ１は、外乱を発生させることはない。
これが、制御指令値の有効信号を同期データとしてやり
取りする利点である。

【００３８】図３は、図１の実施例における計算機２の
データ送信処理に関連する部分の概要を示すブロック図
である。本実施例の送信データエリア２６のうち、同期
を保証できるデータを格納する最小単位２６１は、浮動
小数点値を表す３２ビットのビット列である。計算機２
内のソフトウェアのフローチャート２７のうち、制御演
算２７１では、制御指令回路ブロック図２５で表される
制御演算を含む制御演算が実行される。同期データ編集
処理２７２では、同期保証送信素子２５４に入力される
同期の必要なデータ２５２とデータ２５３とを取り出
し、アナログデータ値を浮動小数点値を表す３２ビット
のビット列２６１に格納し、デジタルデータを前記浮動
小数点値を表す３２ビットのビット列２６１の仮数部最
下位ビット２６１１に上書きする。送信編集処理２７３
は、同期データが格納された同期を保証できる最小単位
であるビット列２６１を送信データエリア２６の所定の
場所にセットする。このようにして送信するデータが全
て送信データエリア２６にセットされたら、送信処理２
７４では、データをネットワーク３上に送り出す。

【００３９】図４は、図１の実施例におけるコントロー
ラ１のデータ受信処理に関連する部分の概要を示すブロ
ック図である。コントローラ１内の受信データエリア１
６のうちで、同期を保証できる一つのデータを格納する
最小単位１６１は、浮動小数点値を表す３２ビットのビ
ット列である。コントローラ１内のソフトウェアのフロ
ーチャート１７の受信処理１７１は、ネットワーク３か
ら受信されたデータを受信データのエリア１６にセット
させる。受信編集処理１７２は、受信データのエリア１
６の予め決められた場所のデータを、同期を保証できる
最小単位であるビット列１６１として切り出して、取り
出す。同期データ編集処理１７３は、ビット列１６１か
ら浮動小数点値を表す３２ビットのビット列としてアナ
ログデータ値を取り出し、浮動小数点値を表す３２ビッ
トのビット列１６１の仮数部の最下位ビット１６１１か
らデジタルデータを取り出し、同期保証受信素子１１５
が出力する同期の必要なデータ１１１と１１２とにセッ
トする。制御演算１７４では、制御指令回路ブロック図
１１で表される制御演算を含む制御演算において、送信
側の同一演算の結果で出力されたことが保証される状態
で、同期保証受信素子１１５から出力される制御信号１
１１と制御指令の有効信号１１２とを使用できる。

【００４０】本実施例では、送信側が計算機であり、受
信側が制御装置である場合を示したが、送信側が制御装
置であり、受信側が制御装置であってもよい。

【００４１】また、送信側の装置と受信側の装置とが、
ひとつの装置であってもよい。すなわち、本実施例で
は、送信側の装置と受信側の装置との間のデータ伝送手
段をネットワークとした例を示したが、このデータ伝送
手段を計算機内部のバスとすれば、あるメモリ領域にあ
るデータを非同期に動作する複数プログラム間で共用し
使用している場合に、複数のプログラム間で、アナログ
信号とデジタル信号とを確実に同期してやり取りできる
計算機システムとなる。

【００４２】さらに、本発明は、同期を保証されたアナ
ログデータとデジタルデータとの組合せのみならず、同
期を保証されたデジタルデータとデジタルデータとの組
合せにおいても有効である。

【００４３】

【発明の効果】本発明によれば、制御装置や計算機の負
荷が小さく、高効率な伝送方法により、伝送データの同
期を確保できる。また、同期が必要な伝送データの組を
容易に設計でき、ミスの混入余地が少なくなり、制御シ
ステムの品質を向上させ、信頼性を上げることができ
る。

【図面の簡単な説明】

【図１】本発明による同期データの伝送装置を採用した
プラント制御システムの一例の概略構成を示すブロック
図である。

【図２】制御指令値(アナログデータ)と制御指令値の有
効信号(デジタルデータ)との関係を示すタイミングチャ
ートである。

【図３】図１の実施例における計算機のデータ送信処理
に関連する部分の概要を示すブロック図である。

【図４】図１の実施例におけるコントローラのデータ受
信処理に関連する部分の概要を示すブロック図である。

【符号の説明】

１ コントローラ ２ 計算機 ３ ネットワーク ４ プロセス操作端 １１ コントローラ１に内蔵されている制御指令回路ブ
ロック図 １２ アナログ出力装置 １６ コントローラ１の受信データエリア １７ 受信ソフトウエアフロー ２１ プロセス監視装置 ２３ 増指令ボタン ２４ 減指令ボタン ２５ 計算機２に内蔵されている制御指令回路ブロック
図 ２６ 計算機１の送信データエリア ２７ 送信ソフトウエアフロー １１１，２５２ 制御指令値(アナログデータ) １１２，２５３ 有効値(デジタルデータ) １１５ 同期保証受信素子 １７３ 受信同期データ編集 ２５４ 同期保証送信素子 ２７４ 送信同期データ編集

Claims (7)

【特許請求の範囲】
1. 【請求項１】 送信側装置に内蔵された制御プログラム
   が、制御演算して得た複数のデータを編集し送信する際
   に、送信データ内の少なくとも一部が１回の演算実行結
   果の同期出力信号のみであることを保証し、受信側装置
   が、前記同期保証を前提として動作する制御プログラム
   を持つ制御システムにおける同期データの伝送方法にお
   いて、 前記送信側装置の出力信号が、同期を保証されたアナロ
   グデータとデジタルデータとの組からなり、 前記デジタルデータが、前記アナログデータをデジタル
   化した信号の特定のビットとして埋め込まれていること
   を特徴とする同期データの伝送方法。
2. 【請求項２】 請求項１に記載の同期データの伝送方法
   において、 前記同期を保証されたアナログデータとデジタルデータ
   との組は、ワードまたはロングワードなどのビット列で
   表現される前記アナログデータのビット列の内の１ビッ
   トをこの組の前記デジタルデータとして使用することを
   特徴とする同期データの伝送方法。
3. 【請求項３】 請求項２に記載の同期データの伝送方法
   において、 前記アナログデータを表現するワードまたはロングワー
   ドなどのビット列のフォーマットが、浮動小数点値を表
   し、 前記デジタルデータが、前記浮動小数点値を表すビット
   列の内の仮数部の最下位を表すビット位置に埋め込まれ
   ることを特徴とする同期データの伝送方法。
4. 【請求項４】 相互にデータをやり取りする複数の制御
   装置からなり、送信側装置に内蔵された制御回路が、制
   御演算して得た複数のデータを編集し送信する際に、送
   信データ内の少なくとも一部が１回の演算実行結果の同
   期出力信号のみであることを保証し、受信側装置に内蔵
   された制御回路が、前記同期保証を前提として動作する
   制御プログラムを持つ制御システムにおける同期データ
   の伝送装置において、 少なくとも前記送信側装置が、制御プログラムを制御機
   能ブロック図，ラダーなどのシンボリック素子の組み合
   わせにより表現された前記制御回路を含み、 前記送信側装置の出力信号が、同期を保証されたアナロ
   グデータとデジタルデータとの組からなり、 前記制御回路が、前記デジタルデータを、前記アナログ
   データをデジタル化した信号の特定のビットとして埋め
   込む手段を備えることを特徴とする同期データの伝送装
   置。
5. 【請求項５】 請求項４に記載の同期データの伝送装置
   において、 前記送信側の制御回路が、アナログデータ入力端子とデ
   ジタルデータ入力端子とを有しアナログデータとデジタ
   ルデータとの組の同期を保証する同期保証送信素子と、
   同期を保証された組の前記デジタルデータを前記デジタ
   ル化されたアナログデータの特定のビットに埋め込む手
   段とを備えることを特徴とする同期データの伝送装置。
6. 【請求項６】 請求項５に記載の同期データの伝送装置
   において、 前記受信側の制御回路が、同期を保証された組の前記デ
   ジタルデータを前記デジタル化されたアナログデータの
   特定のビットから取り出す手段と、アナログデータ出力
   端子とデジタルデータ出力端子とを有し分離された前記
   アナログデータと前記取り出されたデジタルデータを同
   期を保証された制御信号としてそれぞれ出力する同期保
   証受信素子とを備えることを特徴とする同期データの伝
   送装置。
7. 【請求項７】 送信側装置に内蔵された制御プログラム
   が、制御演算して得た複数のデータを編集し送信する際
   に、送信データ内の少なくとも一部が１回の演算実行結
   果の同期出力信号のみであることを保証し、受信側装置
   が、前記同期保証を前提として動作する制御プログラム
   を持つ制御システムにおける同期データの伝送方法にお
   いて、 前記送信側装置の出力信号が、同期を保証された第１デ
   ジタルデータと第２デジタルデータとの組からなり、 前記第２デジタルデータが、前記第１デジタルデータの
   特定のビットとして埋め込まれていることを特徴とする
   同期データの伝送方法。