JPS5991488A - カラ−グラフイツクデイスプレイ装置 - Google Patents
カラ−グラフイツクデイスプレイ装置Info
- Publication number
- JPS5991488A JPS5991488A JP57202277A JP20227782A JPS5991488A JP S5991488 A JPS5991488 A JP S5991488A JP 57202277 A JP57202277 A JP 57202277A JP 20227782 A JP20227782 A JP 20227782A JP S5991488 A JPS5991488 A JP S5991488A
- Authority
- JP
- Japan
- Prior art keywords
- data
- video
- video ram
- flag
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技釣分野〕
本究明は次示速度の向上を図ったカラーグラフィックデ
ィスプレイ装置に関する。
ィスプレイ装置に関する。
最近、オフィスコンピュータ等に搭載されるＣＲＴディ
スプレイ”ＡＷは文字と共にグラフィック表示を行なう
ものが増えており、且つカラー化の要求も強まっている
。
スプレイ”ＡＷは文字と共にグラフィック表示を行なう
ものが増えており、且つカラー化の要求も強まっている
。
本発明はカラーグラフィックディスプレイ装置において
、赤・緑・青色のビデオ用リフレッシュメモリにイメー
ジデータを本体側装置より受収り表示する方式ｒ採用し
、表示速度を同上ちせるために改良した簑直猶成につき
提案するものである。
、赤・緑・青色のビデオ用リフレッシュメモリにイメー
ジデータを本体側装置より受収り表示する方式ｒ採用し
、表示速度を同上ちせるために改良した簑直猶成につき
提案するものである。
第１図を用いて従来例の悔戎動作につき１ｍ早に説明す
る。図において、１・２・３は各々加・縁・青色に対応
する表示データを保狩するメモリ回路であり、ランダム
アクセスメモリ（ＲＡＭ）により信成されるメモリプレ
ーン（凹）でりる。以降単にビデオＲＡＭと称して説明
を行なう。
る。図において、１・２・３は各々加・縁・青色に対応
する表示データを保狩するメモリ回路であり、ランダム
アクセスメモリ（ＲＡＭ）により信成されるメモリプレ
ーン（凹）でりる。以降単にビデオＲＡＭと称して説明
を行なう。
４・５・６は並直列変換回路（ｐｓ ；シフトレジスタ
）でうり、それぞれ上西己ビデオＲＡＭ１・２・３から
の出力を並直列反」火して１ビツトずつビデオ信号とし
て出力する。７はアドレス生戎回路であり、上記ビデオ
ＲＡ Ｍ １・２・３のアドレッシングを行なう。８・
９・１０はビデオＲＡＭＪ・２・３への世込み動作がど
のビデオＲＡＭＪ・２・３に対して行なわれるか？示す
フラグ（七〇それＢ Ｅ 、 Ｇ Ｅ； 、 ＲＥ ）
であり、各々がどデオＲＡ Ｍ Ｊ・２・３に対厄する
。対応するフラグ８・９・１０が１″であるビデオＲＡ
ＭＪ・２・３にはデータの計込みが灯なわれ、′０”で
りるビデオＲＡ ’ｈｌ １・２・３にはデータ１込み
が行なわれノｒい。１１・１２・１３は、ビデオＲｈＭ
偏込みパルス１ｇ号（ＷＰ）’（ｉｌ−上記フラグ８・
９・ｌＯの状態により、ビデオＲＡ Ｍ Ｊ・２・３に
出力するか否か會制蜘するアンドゲートである。
）でうり、それぞれ上西己ビデオＲＡＭ１・２・３から
の出力を並直列反」火して１ビツトずつビデオ信号とし
て出力する。７はアドレス生戎回路であり、上記ビデオ
ＲＡ Ｍ １・２・３のアドレッシングを行なう。８・
９・１０はビデオＲＡＭＪ・２・３への世込み動作がど
のビデオＲＡＭＪ・２・３に対して行なわれるか？示す
フラグ（七〇それＢ Ｅ 、 Ｇ Ｅ； 、 ＲＥ ）
であり、各々がどデオＲＡ Ｍ Ｊ・２・３に対厄する
。対応するフラグ８・９・１０が１″であるビデオＲＡ
ＭＪ・２・３にはデータの計込みが灯なわれ、′０”で
りるビデオＲＡ ’ｈｌ １・２・３にはデータ１込み
が行なわれノｒい。１１・１２・１３は、ビデオＲｈＭ
偏込みパルス１ｇ号（ＷＰ）’（ｉｌ−上記フラグ８・
９・ｌＯの状態により、ビデオＲＡ Ｍ Ｊ・２・３に
出力するか否か會制蜘するアンドゲートである。
ビデオＲＡＭＪ・２・３への冊込み動作を以下に説明す
る。まず、上位表直により、データを督込むべさビデオ
ＲＡＭＪ・２・３のアドレスとフラグ８・９・１０の状
態が設矩される。
る。まず、上位表直により、データを督込むべさビデオ
ＲＡＭＪ・２・３のアドレスとフラグ８・９・１０の状
態が設矩される。
仮りに、蕾込むべさデータのディスプレイへの表示色を
黄色とすれば、フラグ９・１０が１″、フラグ８が０″
に設足される。設頑が終ると次に訃込み動作が行なわれ
る。このとキ、計込みデータは、各ビデイオＲＡＭ１・
２・３の入力データラインに送られるが、ざ込みパルス
信号（ｗｐ ）が緑と亦のビデオＲＡＭ１・２に対して
のみ送られ、データ掛込みはこの２面のビデオＲＡＭＪ
・２にのみ行なわれる。青のビデイオＲＡＭ３の円ｇは
変わらない。
黄色とすれば、フラグ９・１０が１″、フラグ８が０″
に設足される。設頑が終ると次に訃込み動作が行なわれ
る。このとキ、計込みデータは、各ビデイオＲＡＭ１・
２・３の入力データラインに送られるが、ざ込みパルス
信号（ｗｐ ）が緑と亦のビデオＲＡＭ１・２に対して
のみ送られ、データ掛込みはこの２面のビデオＲＡＭＪ
・２にのみ行なわれる。青のビデイオＲＡＭ３の円ｇは
変わらない。
この様ｌ／ｃ檜税された従来栴我で上記例によれば実は
この部」鏝に８いて、丹びフラグ８奮゛１″、フラグ９
・１０を”０”に再設定して肖のピデイオＲＡＭ、９に
ゼロデータ’ｄ” ＦＪ込む必要がある。
この部」鏝に８いて、丹びフラグ８奮゛１″、フラグ９
・１０を”０”に再設定して肖のピデイオＲＡＭ、９に
ゼロデータ’ｄ” ＦＪ込む必要がある。
そうしないとディスプレイの表示回面上へは肯のビデイ
オＲＡＭ３に以前から書込まれてい０データも同時に表
示されてしまうからでりる。
オＲＡＭ３に以前から書込まれてい０データも同時に表
示されてしまうからでりる。
即ち、ビデイオＲＡ Ｍｌ・２・３への腎込み動作を２
回行なう必要がるり、これにより表示速Ｉｉ′に恋ル簀
會及ぼすといった欠点を有していた。
回行なう必要がるり、これにより表示速Ｉｉ′に恋ル簀
會及ぼすといった欠点を有していた。
本発明は上記欠点を解消すべく、データ台込みが行なわ
れないビデイオＲＡＭに対し、他のビデイオＲＡＭＫ対
するデータ潜込み動作と同時にゼロ掛込みを可能にして
性能の同上（表示速度の同上）を図ったグラフィックデ
ィスプレイ装置全提供することを目的とする。
れないビデイオＲＡＭに対し、他のビデイオＲＡＭＫ対
するデータ潜込み動作と同時にゼロ掛込みを可能にして
性能の同上（表示速度の同上）を図ったグラフィックデ
ィスプレイ装置全提供することを目的とする。
本発明ｅよ、亦・緑・前用のビデイメＲＡ 、Ｍが上位
装置からイメージデータを受取り懺示するものにおいて
、上す己３１Ｐ」のビデイオＲＡ Ｍのうち、表示デー
タ勿書込むべきピデイオＲＡ Ｍｌが指定されるフラグ
と、このフラグ状態により社示データとゼロデータのう
ちいずれか−・万全選択出力するセレクタと、上記３
Ｕ￥ＩのビディオＲＡΔ・Ｉに対するゼ０＆込み全有効
あるいは無効にするフラグと、これらフラグの状ノルに
より、任、じのピデイオＲＡ Ｍに対し、データ台込み
１ｄ示１５号を送出せしめるゲートと（Ｉ−持ち、デー
タ台込みが汀なわれ／よいビデイオＲＡ Ｍに刈し、池
のビデイオＲＡＭに対する入力データの鵠・込みと同時
にゼロ証込み全行なうカラーグラフィックディスプレイ
装置に特徴七持つ。このことにより表示Ｍ度が同上する
。
装置からイメージデータを受取り懺示するものにおいて
、上す己３１Ｐ」のビデイオＲＡ Ｍのうち、表示デー
タ勿書込むべきピデイオＲＡ Ｍｌが指定されるフラグ
と、このフラグ状態により社示データとゼロデータのう
ちいずれか−・万全選択出力するセレクタと、上記３
Ｕ￥ＩのビディオＲＡΔ・Ｉに対するゼ０＆込み全有効
あるいは無効にするフラグと、これらフラグの状ノルに
より、任、じのピデイオＲＡ Ｍに対し、データ台込み
１ｄ示１５号を送出せしめるゲートと（Ｉ−持ち、デー
タ台込みが汀なわれ／よいビデイオＲＡ Ｍに刈し、池
のビデイオＲＡＭに対する入力データの鵠・込みと同時
にゼロ証込み全行なうカラーグラフィックディスプレイ
装置に特徴七持つ。このことにより表示Ｍ度が同上する
。
（発明の実施例〕
以下、第２図７使用して本発明に関し：Ａ＝細に説明す
る。
る。
第２図Ｑよ本発明の実施例２示ずブロック図でるる。区
において、２ノ・２２・２３はそれぞｎ妨・緑・肯の表
示色に対応するビデイオＲＡｉｖｉでめる。こ九らビデ
イオＲＡＭ２１・２２・２３より得られる沢示データは
それぞれ並直列及換器２４・２５・２６’（介して図示
されないカラーグラフィックモニタへ供給さ几る。上６
Ｌ２ビデイオＲＡ Ｍ ２１・２２・２３はアドレス生
成器２７によりアドレッシングされる。
において、２ノ・２２・２３はそれぞｎ妨・緑・肯の表
示色に対応するビデイオＲＡｉｖｉでめる。こ九らビデ
イオＲＡＭ２１・２２・２３より得られる沢示データは
それぞれ並直列及換器２４・２５・２６’（介して図示
されないカラーグラフィックモニタへ供給さ几る。上６
Ｌ２ビデイオＲＡ Ｍ ２１・２２・２３はアドレス生
成器２７によりアドレッシングされる。
２８はフラグ回路でりる。フラグ（ＥＥ）２８は上記ビ
デイオＲＡＭ２Ｊ・２２・２３に対するゼロデータのざ
込みを有効／無効にすること？表示する。このフラグ（
ＥＥ）、？８は上位ス直（図示せず）によりセット／リ
セットされ、その民力はオアゲート２９・３ｏ・３１の
一方の入力端子へ供Ｍされる。３２・３３・３４もフラ
グ回路である。フラグ（ＢＥ−ＧＥ−ＲＥ）３２・３３
・３４は上記ビデイオＲＡＭ、？ １・２２・２３への
遊込み動作がどのビディオＲＡＭに対して行なわれるか
全表示するものでりって、各々がビディオＲＡＭ２Ｊ・
２２・２３ ＶＣ７１１，６する。対１，６するフラグ
が”１”−ＣりるビディオＲＡ Ｍにはデータ証込みが
行なわれ ＋ｌ□″でめるビディオＲＡＭにはデータ１
シ・込みは行なわれない。
デイオＲＡＭ２Ｊ・２２・２３に対するゼロデータのざ
込みを有効／無効にすること？表示する。このフラグ（
ＥＥ）、？８は上位ス直（図示せず）によりセット／リ
セットされ、その民力はオアゲート２９・３ｏ・３１の
一方の入力端子へ供Ｍされる。３２・３３・３４もフラ
グ回路である。フラグ（ＢＥ−ＧＥ−ＲＥ）３２・３３
・３４は上記ビデイオＲＡＭ、？ １・２２・２３への
遊込み動作がどのビディオＲＡＭに対して行なわれるか
全表示するものでりって、各々がビディオＲＡＭ２Ｊ・
２２・２３ ＶＣ７１１，６する。対１，６するフラグ
が”１”−ＣりるビディオＲＡ Ｍにはデータ証込みが
行なわれ ＋ｌ□″でめるビディオＲＡＭにはデータ１
シ・込みは行なわれない。
このフラグ回路３２・３３・３４出力はそｎぞれオアゲ
ート３１・３ｏ・２９の池万の入力端子へ供坩されると
共に、セレクタ３７・３６・３５の選択入力端子に供給
さする。セレクタ３５・３６・３７はビデイオＲＡＭ２
１ ゆ２２・２３に対する祷込みデータ（ＷＤＡＴ）が
、飄いなよダイレクト入力データであるゼロデータ゛ｏ
″のいずれか一方？選択する回路であって、上記フラグ
回路３２・３３・３４の状１．塵により明快え副針され
、そｎぞれ対し６するビデイオＲＡ ＩＶＩ２１・２２
・２３へ供力Ｇされる。尚、上記オア’７’ −１−２
９・３０・３１出力はアンドゲート３８・３９・４０の
一方の入力端子へ鉄箔される。アンドゲート３８・３９
・４０の１ｍ方の入力端子へは外部より冴込みパルス（
ｗｐ）が共通に供給される。
ート３１・３ｏ・２９の池万の入力端子へ供坩されると
共に、セレクタ３７・３６・３５の選択入力端子に供給
さする。セレクタ３５・３６・３７はビデイオＲＡＭ２
１ ゆ２２・２３に対する祷込みデータ（ＷＤＡＴ）が
、飄いなよダイレクト入力データであるゼロデータ゛ｏ
″のいずれか一方？選択する回路であって、上記フラグ
回路３２・３３・３４の状１．塵により明快え副針され
、そｎぞれ対し６するビデイオＲＡ ＩＶＩ２１・２２
・２３へ供力Ｇされる。尚、上記オア’７’ −１−２
９・３０・３１出力はアンドゲート３８・３９・４０の
一方の入力端子へ鉄箔される。アンドゲート３８・３９
・４０の１ｍ方の入力端子へは外部より冴込みパルス（
ｗｐ）が共通に供給される。
以下本発明の動作につぎ説明する。
フラグ回路（ＥＥ２Ｓ）が″０″状態のときは第１区と
同体”１”状Ｊ感に必るフラグ回路（ＢＥ−ＧＥ−ＲＥ
）３２・３３・３４に対ｊ心するビデイオＲＡＭ、９１
・２２・２３にの２メ旨込みを行ない、１０″であるフ
ラグに対応するビデイオＲＡＭ２Ｊ・２２ 管２３には
付込み動ｆ巨は行なわれない。フラグ回路（ＥＥ２８）
が゛１°′状Ｊすにりると、ビデイオＲＡ Ｍ ２１
・２２・２３に対する計込みパルス（ＷＰ）はフラグ回
路（ＢＥ−ＧＥ−ＲＥ）３２・３３・３４の状態に保わ
りなくビデオＲＡｈ／Ｉ２１・２２・２３Ｖｃ恒本ａ”
び Ｉし る 。
４・父、ビデＡ几Ａ〜１２１
・２２・２３に刈する人力データは、′１″′状態のソ
ングにズｊ応するビデオＲＡ Ｍに対してばＵ込みデー
タが、゛０″状態のフラグに対応するビデオＲＡ Ｍに
対してはゼロとδ７ｊＬる。即ち、１”状、態のフラグ
に対応するビデオＲＡ Ｍにはデータがｊ込まれ、１０
′状悪のフラグに対応するビデオＲＡ Ｍにはゼロが書
込よれる。
同体”１”状Ｊ感に必るフラグ回路（ＢＥ−ＧＥ−ＲＥ
）３２・３３・３４に対ｊ心するビデイオＲＡＭ、９１
・２２・２３にの２メ旨込みを行ない、１０″であるフ
ラグに対応するビデイオＲＡＭ２Ｊ・２２ 管２３には
付込み動ｆ巨は行なわれない。フラグ回路（ＥＥ２８）
が゛１°′状Ｊすにりると、ビデイオＲＡ Ｍ ２１
・２２・２３に対する計込みパルス（ＷＰ）はフラグ回
路（ＢＥ−ＧＥ−ＲＥ）３２・３３・３４の状態に保わ
りなくビデオＲＡｈ／Ｉ２１・２２・２３Ｖｃ恒本ａ”
び Ｉし る 。
４・父、ビデＡ几Ａ〜１２１
・２２・２３に刈する人力データは、′１″′状態のソ
ングにズｊ応するビデオＲＡ Ｍに対してばＵ込みデー
タが、゛０″状態のフラグに対応するビデオＲＡ Ｍに
対してはゼロとδ７ｊＬる。即ち、１”状、態のフラグ
に対応するビデオＲＡ Ｍにはデータがｊ込まれ、１０
′状悪のフラグに対応するビデオＲＡ Ｍにはゼロが書
込よれる。
フラグ（ＥＥ）２ａｙ、１設けたのは、ケースによって
対家外のビデ′オ几ＡＭ２１・２２・２３にゼロ全身・
きたくないことが必なためで必る。
対家外のビデ′オ几ＡＭ２１・２２・２３にゼロ全身・
きたくないことが必なためで必る。
以上説明の如（木兄８ｉｊによｎは、表ボ色及び表示デ
ータ（イメージデータｒ含む）・と変更する綜、−但ビ
デオＲＡＭへの一ピロ蛙込みを行ない、次に表示データ
を針込むといった２ステツプの動作が不安となり、従っ
て弐示速度を商運化することができる。
ータ（イメージデータｒ含む）・と変更する綜、−但ビ
デオＲＡＭへの一ピロ蛙込みを行ない、次に表示データ
を針込むといった２ステツプの動作が不安となり、従っ
て弐示速度を商運化することができる。
第１図はカラーグラフィックディスプレイ装置の従来何
成を示すブロック図、第２図は本発明の実施例を示すブ
ロック図でりる。 ２１−２２串２３・・・ビデオＲＡＭ、２４・２５・２
６・・・並直列認鋏器、２７・・・アドレス生１戊器、
２８・３２・３３・３４・・・フラグ回路、２９・３０
・３１・・・オアゲート、３５・３６・３７・・・セレ
クタ、３８・３９・４０・・・アンドゲート。
成を示すブロック図、第２図は本発明の実施例を示すブ
ロック図でりる。 ２１−２２串２３・・・ビデオＲＡＭ、２４・２５・２
６・・・並直列認鋏器、２７・・・アドレス生１戊器、
２８・３２・３３・３４・・・フラグ回路、２９・３０
・３１・・・オアゲート、３５・３６・３７・・・セレ
クタ、３８・３９・４０・・・アンドゲート。
Claims (1)
- 亦・緑・爵の各色に対応するデータが格納される３ｉｆ
ＩのビデオＲＡＭと、表示ブータラ冴込むべき上記ビデ
オＲＡＭＩＩＩ］が設定される第１の回路と、この回路
状態により上記それぞれのビデオＲＡＭ面に対する入力
データを切使えるセレクタと、上記第１の回路によらず
いずれのビデオＲＡＭ＠にもデータｍｌ＝込すを行なわ
せしめる第２の回路と、上記第１の回路と第２の回路状
態とにより任届：のビデオＲＡ Ｍ面に対しｄ込み指示
信号を送出する第３０回路とを具誦することを特徴とす
るカラーグラフィックディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202277A JPS5991488A (ja) | 1982-11-18 | 1982-11-18 | カラ−グラフイツクデイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202277A JPS5991488A (ja) | 1982-11-18 | 1982-11-18 | カラ−グラフイツクデイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991488A true JPS5991488A (ja) | 1984-05-26 |
| JPH0343632B2 JPH0343632B2 (ja) | 1991-07-03 |
Family
ID=16454869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202277A Granted JPS5991488A (ja) | 1982-11-18 | 1982-11-18 | カラ−グラフイツクデイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991488A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
-
1982
- 1982-11-18 JP JP57202277A patent/JPS5991488A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0343632B2 (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712099A (en) | Color-signal converting circuit | |
| DE4431304C2 (de) | Steuerschaltung für die Farbsteuerung einer Anzeigevorrichtung in unterschiedlichen Betriebsarten | |
| JPS5991488A (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JPS60128498A (ja) | カラ−表示装置 | |
| JPS638476B2 (ja) | ||
| JPH01229295A (ja) | 液晶表示制御回路 | |
| JPS59149393A (ja) | 液晶表示装置 | |
| JPS62251795A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JPS6363089A (ja) | 強調表示装置 | |
| JP2633379B2 (ja) | スクロール表示装置 | |
| JPS6350706Y2 (ja) | ||
| KR920002597B1 (ko) | El디스플레이에서의 그레이 스캐일 발생회로 | |
| JPS61175676A (ja) | 画像表示装置 | |
| JPS5974590A (ja) | デイスプレイ装置のメモリ制御方式 | |
| JPS5915983A (ja) | カラ−表示制御装置 | |
| JPS6330897A (ja) | 画像表示制御装置 | |
| JPS60100187A (ja) | 画像メモリ | |
| JPS58193587A (ja) | 優先表示制御装置 | |
| JPS6064388A (ja) | グラフィックパタ−ン発生器 | |
| JPS59174890A (ja) | 画像情報処理装置 | |
| JPS6159393A (ja) | カ−ソル表示制御方式 | |
| JPS64716B2 (ja) | ||
| JPH04369684A (ja) | 表示装置の輝度制御方式 | |
| JPS61267792A (ja) | メモリ読出し方式 | |
| JPS63198092A (ja) | 表示装置 |