JPS596638A - 信号変換回路 - Google Patents
信号変換回路Info
- Publication number
- JPS596638A JPS596638A JP11583982A JP11583982A JPS596638A JP S596638 A JPS596638 A JP S596638A JP 11583982 A JP11583982 A JP 11583982A JP 11583982 A JP11583982 A JP 11583982A JP S596638 A JPS596638 A JP S596638A
- Authority
- JP
- Japan
- Prior art keywords
- value
- break point
- bits
- bit
- break
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
- H04B14/048—Non linear compression or expansion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ａ／Ｄ変換されたデー、夕のビット数を削減
することに依ってデータを圧縮する信号変換回路に関す
るものである。
することに依ってデータを圧縮する信号変換回路に関す
るものである。
ディジタル処理を行うテープレコーダ等の記録再生機器
に於いては、一般に第１図に示す如く、磁気テープ（１
）等の記録媒体の記録量を高める為にデータの圧縮を行
っている。即ち記録時には、Ａ／Ｄ変換器（２）の出力
であるディジタルデータ（例えば１０ビツト）を瞬時圧
縮器（３）に依ってビット数を削減しく例えば８ビツト
へ）圧縮した後、磁気テープ（１）に記録している。そ
して再生時には上記とは反対に、圧縮されたデータを瞬
時伸張器（４）に依って元のビット数に復元した後、Ｄ
／Ａ変換器（５）へ入力する。
に於いては、一般に第１図に示す如く、磁気テープ（１
）等の記録媒体の記録量を高める為にデータの圧縮を行
っている。即ち記録時には、Ａ／Ｄ変換器（２）の出力
であるディジタルデータ（例えば１０ビツト）を瞬時圧
縮器（３）に依ってビット数を削減しく例えば８ビツト
へ）圧縮した後、磁気テープ（１）に記録している。そ
して再生時には上記とは反対に、圧縮されたデータを瞬
時伸張器（４）に依って元のビット数に復元した後、Ｄ
／Ａ変換器（５）へ入力する。
例えばテープレコーダに於いては、上記の様に記録再生
された音が聴感を損うものであってはならないのは当然
である。しかし圧縮器（３）に依って例えばデータの下
位ビットを一様に削除すると小レベル信号のデータは総
て０になり、逆にデータの上位ビットを一様に削除する
と大きい値のデータは、その値が１／２或いは１／４１
になり元の値と大きく異なってしまう。
された音が聴感を損うものであってはならないのは当然
である。しかし圧縮器（３）に依って例えばデータの下
位ビットを一様に削除すると小レベル信号のデータは総
て０になり、逆にデータの上位ビットを一様に削除する
と大きい値のデータは、その値が１／２或いは１／４１
になり元の値と大きく異なってしまう。
そこで第２図に示す様な折線を設定し、ｎビットで量子
化しだ２ｎ１１１！類の入力データ（Ｘ軸で表示）を２
”−”種類のデータ（ｙ軸で表示）に変換する方法が従
来から採用されている。この場合、まずコンパレータ又
はデコーダを使用して入力データが折線のどの区間に属
するかの条件判断を行い、その後、各区間の変換規則に
従ってシフトレジスタに依るシフトと定数の加算とを行
ってｎ−ｍビットのデータに変換する。この様な折線に
従って変換をすれば、入力データの値が小さい場合は下
位ビットが削減されることなく、又値が大きい場合は上
位ビットが削除されることなく残る。この結果再生時に
は、値が小さいデータは正確に記録前の値に再生され、
値が大きいデータも略記録前の値に再生される。すなわ
ち折線の各区間において、実質的に有用な情報が失われ
ることなく圧縮（または伸長）を行うことができる。
化しだ２ｎ１１１！類の入力データ（Ｘ軸で表示）を２
”−”種類のデータ（ｙ軸で表示）に変換する方法が従
来から採用されている。この場合、まずコンパレータ又
はデコーダを使用して入力データが折線のどの区間に属
するかの条件判断を行い、その後、各区間の変換規則に
従ってシフトレジスタに依るシフトと定数の加算とを行
ってｎ−ｍビットのデータに変換する。この様な折線に
従って変換をすれば、入力データの値が小さい場合は下
位ビットが削減されることなく、又値が大きい場合は上
位ビットが削除されることなく残る。この結果再生時に
は、値が小さいデータは正確に記録前の値に再生され、
値が大きいデータも略記録前の値に再生される。すなわ
ち折線の各区間において、実質的に有用な情報が失われ
ることなく圧縮（または伸長）を行うことができる。
入力データが折線のどの区間に属するかの条件判断の為
にコンパレータを使用する場合は、第２図に示す各折点
ｘ１．． ｘ２． ｘ５．、・・・・・・・・・・・・
・・・のｎビットのデータに付いてＭＳＢから１が立っ
ている最小（最もＬＳＢｊ：Ｊ））のビットまでのビッ
ト数を有するコンパレータが各ｖｔ点に付き１個ずつ必
要である。条件判断の為にデコーダを使用する場合は、
全折点のｎビットのデータを通じてＭＳＢから１が立っ
ている最小のピッ［でのビット数を有するデコーダが必
要である。ところが従来は、各折点を再生時に於ける聴
感上の影響が最も少ないと思われる値に任意に設定して
きたので、折点がハードウェア構成上必ずしも効率的な
値にならなかった。
にコンパレータを使用する場合は、第２図に示す各折点
ｘ１．． ｘ２． ｘ５．、・・・・・・・・・・・・
・・・のｎビットのデータに付いてＭＳＢから１が立っ
ている最小（最もＬＳＢｊ：Ｊ））のビットまでのビッ
ト数を有するコンパレータが各ｖｔ点に付き１個ずつ必
要である。条件判断の為にデコーダを使用する場合は、
全折点のｎビットのデータを通じてＭＳＢから１が立っ
ている最小のピッ［でのビット数を有するデコーダが必
要である。ところが従来は、各折点を再生時に於ける聴
感上の影響が最も少ないと思われる値に任意に設定して
きたので、折点がハードウェア構成上必ずしも効率的な
値にならなかった。
第６図は、正の１０ビツトデータを８ビツトデータへ変
換する場合に使用する折線の従来例を示している。また
次の第１表は第６図の各折点のビットパターンを示して
いる。
換する場合に使用する折線の従来例を示している。また
次の第１表は第６図の各折点のビットパターンを示して
いる。
第 １ 辰
第１表のビットパターンよシ明らかな様に、この変換に
於いては、８．１００１２８０の各折点に対応させて、
ビットパターン″Ｏ［］００００１”、’０００１１０
０１”、０１００［１１１″を夫夫検出する７ビツト、
８ピツト、７ビツトのコンパレータが１個ずつか、或い
は８ビツトのＲＯＭデコーダが１個必要である。
於いては、８．１００１２８０の各折点に対応させて、
ビットパターン″Ｏ［］００００１”、’０００１１０
０１”、０１００［１１１″を夫夫検出する７ビツト、
８ピツト、７ビツトのコンパレータが１個ずつか、或い
は８ビツトのＲＯＭデコーダが１個必要である。
この様に、折線圧縮に於いて任意に設定した折点の値の
下位ビットに１が立っているとコンパレータやデコーダ
の必要ビット数が多くなシ、その結果、信号変換回路の
ハードウェア構成が複雑になってコスト増大につながる
。
下位ビットに１が立っているとコンパレータやデコーダ
の必要ビット数が多くなシ、その結果、信号変換回路の
ハードウェア構成が複雑になってコスト増大につながる
。
本発明は上述の如き問題を解決するために発明されたも
のであって、Ａ／Ｄ変換後のｎビットのデータを折線で
非線形圧縮する信号変換回路に於いて、最も小レベル側
の第１折点の値をＡ１＊２ｎ−”＋Ａ２５２ｎ−２＋・
−−＋ＡｎＬ２゜と表示してＡｉ（ｉ＝１〜ｎ）≠０で
ｉの最大の項を〜・２ｎ−２とし、第２の折点の値をＢ
、・２ｎ−１十Ｂ２１１２ｎ−２＋＋Ｂｎ・２０と表示
してＢｉ（１＝１〜す）≠０で１の最大の項をＢｊ −
２”ｊとしたとき、条件ｎ−ｊ≧ｎ−ｋを満足するよう
に第２の折点の値を設定し、第６以降の折点の値も同様
な条件で設定したエンコーダを有する信号変換回路に係
るものであり、折点の値をこの様に設定することに依っ
て信号変換回路のハードウェア構成を簡単化することを
目的としている。
のであって、Ａ／Ｄ変換後のｎビットのデータを折線で
非線形圧縮する信号変換回路に於いて、最も小レベル側
の第１折点の値をＡ１＊２ｎ−”＋Ａ２５２ｎ−２＋・
−−＋ＡｎＬ２゜と表示してＡｉ（ｉ＝１〜ｎ）≠０で
ｉの最大の項を〜・２ｎ−２とし、第２の折点の値をＢ
、・２ｎ−１十Ｂ２１１２ｎ−２＋＋Ｂｎ・２０と表示
してＢｉ（１＝１〜す）≠０で１の最大の項をＢｊ −
２”ｊとしたとき、条件ｎ−ｊ≧ｎ−ｋを満足するよう
に第２の折点の値を設定し、第６以降の折点の値も同様
な条件で設定したエンコーダを有する信号変換回路に係
るものであり、折点の値をこの様に設定することに依っ
て信号変換回路のハードウェア構成を簡単化することを
目的としている。
以下本発明の実施例を鋳４図及びＭ２表を参照して説明
する。
する。
第４図は、第６図と同様に、１０ビツトデータを８ビツ
トデータへ変換する場合の折線を示している。また次の
第２表は第４図の各折点に対応するビットパターンを示
している。
トデータへ変換する場合の折線を示している。また次の
第２表は第４図の各折点に対応するビットパターンを示
している。
ｆ＋Ｇ ２ 表
まず第１の折点の値は従来と同様任意に設定出来るが、
なるべく下位ビットに１が立たない様に決める方が肩側
であることは言うまでもない。本実施例では、この第１
の折点の値として８を採用した。この８のビットパター
ンに於いては、第２表より明らかな様に、下位６ビツト
に１が立っていない。従って第２の折点の値としては、
少なくとも下位６ビツトに１が立たない値を選び、本実
施例では８０を採用した。第６の折点の値も、同様にし
て少なくとも下位６ビツトに１が立たない６２０を採用
した。
なるべく下位ビットに１が立たない様に決める方が肩側
であることは言うまでもない。本実施例では、この第１
の折点の値として８を採用した。この８のビットパター
ンに於いては、第２表より明らかな様に、下位６ビツト
に１が立っていない。従って第２の折点の値としては、
少なくとも下位６ビツトに１が立たない値を選び、本実
施例では８０を採用した。第６の折点の値も、同様にし
て少なくとも下位６ビツトに１が立たない６２０を採用
した。
この様にして折点の値を選ぶと、８．８０．６２０の各
折点に対応させて、ビットパターン″００００００１”
、０００１０１ ｔ＋、”ｏｉ ０１”の夫々を判別す
る７ビツト、６ビツト、４ビツトのコンパレータが１個
ずつか、或いは７ビツトのＲＯＭデコーダが１個必要な
だけであシ、第６図及び第２表に示した従来例の場合に
比べて折点判別に必要なビット数が少なくなシ、信号変
換回路のハードウェア構成が簡単になってコスト低下が
可能でちる。
折点に対応させて、ビットパターン″００００００１”
、０００１０１ ｔ＋、”ｏｉ ０１”の夫々を判別す
る７ビツト、６ビツト、４ビツトのコンパレータが１個
ずつか、或いは７ビツトのＲＯＭデコーダが１個必要な
だけであシ、第６図及び第２表に示した従来例の場合に
比べて折点判別に必要なビット数が少なくなシ、信号変
換回路のハードウェア構成が簡単になってコスト低下が
可能でちる。
上述の規則に依ると、第２以降の折点の設定には制限が
あり、折点の値を自由に決めることは出来ない。しかし
現実には第１の折点の値に比べて第２以降の折点の値は
十分大きく、第１の折点と同等以上に下位ビットに１が
立たない値は多数柘し、折点値設定の自由度が大きいの
で、上述の制限を満たす様に折点を設定しても聴感上の
影響は殆んど無い。
あり、折点の値を自由に決めることは出来ない。しかし
現実には第１の折点の値に比べて第２以降の折点の値は
十分大きく、第１の折点と同等以上に下位ビットに１が
立たない値は多数柘し、折点値設定の自由度が大きいの
で、上述の制限を満たす様に折点を設定しても聴感上の
影響は殆んど無い。
なお本実施例は１１′：、のデータのみを示したもので
あるが、負のデータも同様の変換を行う。又ＭＳＢは符
号ビットとして使用されるので、実際の条件判断には更
に１ビツト少ないコンパレータ又はデコーダと、ＭＳＨ
の判定を行うゲートとの構成が必要となる。
あるが、負のデータも同様の変換を行う。又ＭＳＢは符
号ビットとして使用されるので、実際の条件判断には更
に１ビツト少ないコンパレータ又はデコーダと、ＭＳＨ
の判定を行うゲートとの構成が必要となる。
本発明は上述の如き構成でおるから、イホ号変換回路（
折線圧縮）の折点の値に無駄が無くなシ、最も小レベル
側の折点判断に必要としたビット数より多くのビット数
を必要とせず、ハードウェア構成の簡単化が図れる。
折線圧縮）の折点の値に無駄が無くなシ、最も小レベル
側の折点判断に必要としたビット数より多くのビット数
を必要とせず、ハードウェア構成の簡単化が図れる。
第１図はデータの記録再生時に於ける圧伸処理を示すブ
ロック図、第２図は折線圧縮に使用する折線の一般形を
示すグラフ、第３図は折線の従来例を示すグラフ、第４
図は本発明に依る折線の実施例を示すグラフである。 なお図面に用いられている符号に於いて、（３）・・・
・・・・・・・・・・・・・・・ 瞬時圧縮器である。 代理人 上屋 勝 ｌ 常 包 芳 男 杉 浦 浚 貴 １９５ 第１図 第２図 ソ 尋 第３図 Ｍｔ 第１４−１′！Ｉｊ ｋｎｉ
ロック図、第２図は折線圧縮に使用する折線の一般形を
示すグラフ、第３図は折線の従来例を示すグラフ、第４
図は本発明に依る折線の実施例を示すグラフである。 なお図面に用いられている符号に於いて、（３）・・・
・・・・・・・・・・・・・・・ 瞬時圧縮器である。 代理人 上屋 勝 ｌ 常 包 芳 男 杉 浦 浚 貴 １９５ 第１図 第２図 ソ 尋 第３図 Ｍｔ 第１４−１′！Ｉｊ ｋｎｉ
Claims (1)
- 【特許請求の範囲】 Ａ／Ｄ変換後のｎビットのデータを折線で非線形圧縮す
る信号変換回路において、最も小レベル側の第１折点の
値を Ａ１・２ｎ−１十Ａ２・２ｎ−２＋・・・・・・・・十
Ａｎ・２゜と表示してＡｉ（ｉ＝１〜ｎ）≠Ｏでｌの最
大の項をＡｋ・２ｎ−にとし、第２の折点の値をＢｌ
＠ ２ｎ−１＋ Ｂ２＠ ２ｎ−２＋ ・＝−・−−−
＋Ｂｎａ ２゜と表示してＢ、 （ｔ ＝ １〜ｎ）≠
０でｌの最大の項をＢｊ、２ｎｄ としたとき、条件
ｎ−ｊ≧ｎ−ｋを満足するように第２の折点の値を設定
し、Ｍ６以降の折点の値も同様な条件で設定したエンコ
ータ合有する信号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11583982A JPS596638A (ja) | 1982-07-02 | 1982-07-02 | 信号変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11583982A JPS596638A (ja) | 1982-07-02 | 1982-07-02 | 信号変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS596638A true JPS596638A (ja) | 1984-01-13 |
| JPH0479181B2 JPH0479181B2 (ja) | 1992-12-15 |
Family
ID=14672392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11583982A Granted JPS596638A (ja) | 1982-07-02 | 1982-07-02 | 信号変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184336A (ja) * | 1988-12-22 | 1990-07-18 | Bioetica Sa | リポソームの安定化方法、安定化リポソーム組成物、ならびにそれを含む医薬組成物および化粧料組成物 |
| JP2008298127A (ja) * | 2007-05-30 | 2008-12-11 | Nippon Tansan Gas Co Ltd | ガス開閉弁 |
| WO2020196564A1 (ja) * | 2019-03-25 | 2020-10-01 | 株式会社アドヴィックス | 車両用ブレーキ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115048A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Code converting circuit |
-
1982
- 1982-07-02 JP JP11583982A patent/JPS596638A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115048A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Code converting circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02184336A (ja) * | 1988-12-22 | 1990-07-18 | Bioetica Sa | リポソームの安定化方法、安定化リポソーム組成物、ならびにそれを含む医薬組成物および化粧料組成物 |
| JP2008298127A (ja) * | 2007-05-30 | 2008-12-11 | Nippon Tansan Gas Co Ltd | ガス開閉弁 |
| WO2020196564A1 (ja) * | 2019-03-25 | 2020-10-01 | 株式会社アドヴィックス | 車両用ブレーキ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479181B2 (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6138538B2 (ja) | ||
| EP0048152B1 (en) | A pcm signal processor | |
| US6055664A (en) | Encoding device and decoding device suitable for dubbing | |
| KR100187543B1 (ko) | 디지탈 데이터 처리방법 | |
| US4583074A (en) | Expansion circuit for digital signals | |
| JPS6214527A (ja) | ビツト伸長回路 | |
| JPS596638A (ja) | 信号変換回路 | |
| EP0418885A2 (en) | Digital data transmitting apparatus | |
| JP3081047B2 (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
| JPS60185263A (ja) | エラ−訂正方式 | |
| JPS5829280A (ja) | テレビジヨン信号のコ−デイング方法 | |
| JPH0831106A (ja) | 記録媒体再生方法 | |
| US5325240A (en) | Data compression and expansion apparatus for audio recorders | |
| JPH038175A (ja) | 同期信号検出方法 | |
| JPS59210502A (ja) | 記録再生装置 | |
| JP2700333B2 (ja) | ７／８ｎｒｚｉ符号変換方法 | |
| JP2573746B2 (ja) | データ圧縮装置 | |
| JPH01164128A (ja) | ビット変換回路 | |
| JPS63104261A (ja) | 情報信号記録装置 | |
| JPH06232758A (ja) | データ圧縮回路 | |
| JPS6180670A (ja) | デ−タ記録方法 | |
| JPS61172274A (ja) | ドロツプアウト補償装置 | |
| JP2002268688A (ja) | 符号化方法 | |
| JPH06237178A (ja) | データ圧縮回路 | |
| JPS60136954A (ja) | デイジタル信号記録方法 |