JPS6214527A - ビツト伸長回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はビット圧縮されたデータ全ビット伸長するビッ
ト伸長回路に関する。

Ｂ０発明の概要 本発明はビット圧縮さｎたデータ全ビット伸長するビッ
ト伸長回路において、ビット圧縮時に欠落された下位側
にビット部分の平均値全圧縮されたデータの下位側に付
加してビット伸長することにより、ビット圧縮／伸長時
に生ずる誤差全平均化し、音質の劣化を防止することが
できるようにし几ものである。

Ｃ０従来の技術 近年、アナログの音声信号や映像信号等をディジタル信
号に変換して、伝送しｔシあるいは記録・再生全行うこ
とが多くなシつつある。音声信号に関しては、たとえば
、電話やいわゆる固体録音機等にディジタル処理の技術
が導入さｎている。

この工うなディジタル信号を取シ扱うシステムにおいて
、情報密度金高めるために、情報の送信時あるいは記録
時にビット圧縮すなわち１ワード当りのビット数を低減
する処理全行い、情報の受信時あるいは再生時にビット
伸長すなわちビット数を元に戻す処理上行うことがある
。

Ｄ０発明が解決し二つとする問題点 上記ビット圧縮の一例として、入力データを所定のワー
ド毎にブロック化して、ブロック内の最大絶対値に応じ
て取シ出すビット位置全可変とする適応的ビット割当て
が一般に知らｎている。この適応的ビット割当てによっ
て得らｆ’Ｌ７を圧縮データ全復元するためのビット伸
長回路は、一般に、該圧縮データの上位側のビットｉ符
号ビットと同じ値（「０」あるいは「工」）で満たすと
共に、下位側のビット「０」で満之す処理全行うｏしが
し、ビット伸長さｎｚデータがビット圧縮前のデータと
一致することすなわちビット圧縮前のデータの不仁側ビ
ットがすべて「０」であることは稀であシ、通常は誤差
が生じてしまう。まｔ１ブロック内における誤差の平均
値がブロック毎に大きく変化することから、ブロック化
の周期に関係したノイズすなわち周波数に換算すると、
九とえば数百Ｈｚ〜１ｋＨｚ程度のノイズが発生し音質
全劣化させてしまうという問題点があり九。

そこで、本発明は上述し九従来の問題点に鑑みて提案さ
ｆ′Ｌ、たものであシ、ビット圧縮さｉ７’ｈデータ全
音質全劣化させずにビット伸長することができるような
ビット伸長回路全提供することを目的とする。

Ｅ１問題点を解決するための手段 本発明に係るビット伸長回路は上述した目的を達成する
几めに、ワード長ｎピノ）１７）データニ対し下位側に
ビット金欠落させることによりビット圧縮さｆ′Ｌ几デ
ータが入力さ几、上記欠落さｎたにビット部分の平均値
を当該入力データの下位側に付加してビット伸長するこ
と全特徴としている。

Ｆ０作用 本発明によｎば、ビット圧縮時に欠落された下位側にビ
ット部分の平均値が圧縮されたデータの下位側に付加さ
ｎビット伸長さｎることにより、ビット圧縮／伸長時に
生ずる誤差をゼロ全中心に正負両方向に分散させて平均
化することができる。

Ｇ、実施例 以下、本発明の一実施例について図面を用いて詳細に説
明する。

第１図は本実施例におけるビット圧縮回路およびビット
伸長回路の構成全示す図である。まず、ビット圧縮回路
２ｏについて説明する。シフトレジスタ２１とラッチ２
２を備えて成るビット圧縮回路２０は、適応的ビット割
当てによるブロック単位の処理全行うものであり、各ブ
ロックについてワード長ｎビット（ｎ＝自然数）の入力
データに対して下位側にビット（ｋ＝自然数、ｋ（ｎ）
全欠落させることによりビット圧縮を行うものである。

但し、本実施例においては、ｎ＝＝１１としている。す
なわち、データ入力端子１〜１１ににワード長１１ビッ
トの入カデータＤＩＮ？構成するデータビットＤ１〜Ｄ
、Ｉ　　がそｎぞれ供給さ几る。上記データ入力端子の
内、端子１〜１ｏはシフトレジスタ２１に従続さ几てお
シ、符号ビットとなっている最上位のデータビットＤｌ
＋　の供給さｎる端子１１はランチ２２に接続さ几てい
る。上記シフトレジスタ２１には端子１２よりクロック
パルスφ、が、上記ラッチ２２には端子１３よりクロッ
クパルスφ、がそれぞ几供給さ几動作制御がなさｎるよ
うになっている。上記シフトレジスタ２１の出力側（４
ピクト〕にラッチ２２に接続さｎており、該ラッチ２２
の出力側はデータ出力端子１４．１５に接続さｎている
。上記データ出力端子１４から出力さｎるのは圧縮デー
タＤｃｏＭ’を構成するデータビットＤ。１〜Ｉ）ｏｓ
　　の内のり。１〜Ｄｏ４であり、データ出力端子１５
たら出力さ几るのは符号ビットであるり。、である。

次に、ビット伸長回路６０について説明する。

シフトレジスタ６１とラッチ６２全備えて成るビット伸
長回路６０は、上記ビット圧縮回路２ｏにより欠落さＡ
７ｊｋビット部分の平均値を入力さ几る圧縮データＤ　
ＣＯＭの下位側に付加してビット伸長を行うものである
。データ入力端子３１には圧縮データＤｃｏＭ’？構成
するデータビク）Ｄ。、〜Ｉ）ｏｓ　　の内のり。、’
−”Ｄ、４が供給さヘデータ入力端子３２にはＤｏ、が
供給さ几る。上記データ入力端子３１はシフトレジスタ
６１に接続さ几ておシ、データ入力端子３２はシフトレ
ジスタ６１およびラッチ６２にそｎぞｎ接続さ几ている
。ま友、シフトレジスタ６１には「１」が供給さ几る端
子３３〜３７および「０」が供給さ几る端子３８がそｎ
ぞｎ接続さ几ている。上記シフトレジスタ６１には端子
３９よシクロツクパルスφ３が、上記ランチ６２には端
子４０よりクロックパルスφ４がそ几ぞｎ供給され動作
制御がなさｎるようになっている。上記シフトレジスタ
６１の出力側（ｌＯビット〕はラッチ６２に接続さ几て
おり、該ラッテ６２の出力側はデータ出力端子４１〜５
１に接続さ几ている。上記データ出力端子４１〜５１か
ら出力さｎるのは伸長データＤｇｘｐｆｆｉ構成するデ
ータビットＤ　／、〜Ｄ′１．である。

続いて、第２図のタイムチャートも合わせ参照しながら
動作説明全行う。まず、ビット圧縮回路２０について説
明する。入力データＤＩＮの各データピクトＤ、〜Ｄｌ
ｌがデータ入力端子１〜１１に供給さｎると、Ｄ１〜Ｄ
１゜はシフトレジスタ２１に送らＡ、Ｄ、、はラッチ２
２に送ら几る。そして、シフトレジスタ２１では、デー
タビット列「Ｄ、。

・・・φＤ１Ｊｔｌ”クロックパルスφ１の立上りのタ
イミンクで順次上位桁方向（第１図に矢印Ａで示す方向
）にシフトさせる処理が行ゎ几る。ま之、ラッチ２２で
は、シフトレジスタ２１がらの４ビットの出力およびデ
ータ入力端子１１刀ＸらのデータビットＤ１□全クロッ
クパルスφ２の立上シのタイミンクでランチする処理が
行わ几る。こｎに工って、ワード長１１ビットの入力デ
ータＤＩＮが５ビツトに圧縮さ几、データビットＤ。□
〜Ｄｏｓｅ’ら成る圧縮データＤ　ＣＯＭがラッチ２２
から出力さ几る。

すなわち、グロック内の最大絶対値に対応したビット圧
縮制御情報（いわゆるレンジ情報）にょってクロックパ
ルスφ２の立上りのタイミングが定めらｎ、ビット取シ
出し位置（シフト量）が定めら几る工うになっている。

　　　　　　　　　　　　　　　　　　悸÷ 本実施例においては、シフトレジスタ２１によりデータ
ビット列「Ｄ、。・・・・Ｄｌ　Ｊが３回シフト（シフ
ト量３ンさｆＬ７ｊ時点で、ラッチ２２によるラッチ動
作が行わ几る之め、下位側３ピノ）（ｋ＝３〕すなわち
Ｄ１〜Ｄ３が欠落され、得らｎる圧縮データＤ　ＣＯＭ
（Ｄｏｇ　”　Ｄ　ｏｌ　）は「ＤｏｔＤ７Ｄａ　　、
　Ｄｓ　　−Ｄ４　　Ｊとなる。

次に、ビット伸長回路６ｏについて説明する。

圧縮データｌ）　ＣＯＭがデータ入力端子３１．３２に
供給さ几ると、データビットＤｏ、〜Ｄｏ４はシフトレ
ジスタ６１に送られ、データビットＤ。、はシフトレジ
スタ６１およびラッチ６２に送ら几る。

そして、シフトレジスタ６１でｉ、ｒＤ、　　・・・・
Ｄｌ」およヒｒ　Ｏ１１１１１Ｊから成るデータピクト
列全クロックパルスφ、の立上シのタイミングで順次下
位桁方向（第１図に矢印Ｂで示す方向）にシフトさせる
処理および空い九上位方向の桁をデータピノ）Ｄ。、と
同じ値で満たす処理が行ゎｎる。

また、ラッテ６２では、シフトレジスタ６１からの１０
ビツトの出力およびデータ入力端子３２からのデータビ
ットＤ　Ｏ５ｋクロックパルスφ４の立上りのタイミン
グで２ノテする処理が行ゎｎる。

こ几によって、入力さｎ７２−ワード長５ビットの圧ノ
チ６２から出力さ几る。なお、上記クロックパルスφ４
の立上りのタイミングはビット圧縮時において得ら几た
ビット圧縮制御情報によって定めらｎる。

本実施例においては、シフトレジスタ６１によりｒＤｏ
＋…・ＤｏｔＪおよびｒｏｌｌｌｌｌＪＺ）’ら成るデ
ータビット列が３回シフトされた時点で、ランチ６２に
よるラッチ動作が行ゎ几るため、ビット圧縮時に欠落さ
れた３ビット部分（ｋ＝３）の平均値すなわち「０エエ
」が「Ｄｏ４・・・・Ｄｏ。

」の下位側に付加さ几、得ら九る伸長データＤ　ＥＸＰ
（Ｄｌｓ・・ｓａＤ′１）はｒ　Ｄｏ５　Ｄｏｓ　Ｄｏ
ｓ　Ｄｏａ　Ｄｏ４　Ｄａｓ　Ｄｏ２　Ｄｏ！　０１１
　Ｊとなる０第３図はビット圧縮およびビット伸長の具
体例金示す図である。この第３図を参照しながら更に具
体的に説明する。なお、入力データＤＸＮｉｊ、５ワー
ド毎にブロック化さｎておシ、誤差は十進数で示さ几て
いる。ビット圧縮画路２０によるビント圧縮は、入力デ
ータＤＩＮ　のデータビットの内符号ビットである最上
位ビット（ＭＳＢ）およびブロック内における使用さ几
ている最上位ビットから下位側４゛ビツトが取り出さ几
ることにより行わ几る。こ几によって、入力データＤＩ
Ｎの下位側にビットが欠落さ几る。また、ビット伸長回
路６０によるピクト伸長は、圧縮データＤ　ＣＯＭの下
位側に上記欠落されたにビット部分の平均値すなわち「
０１１・・・・」が付加さ几ることにより行わｎる。た
とえば、ブロック１においては、ビット圧縮時に入力デ
ータＩ）ＩＮの下位側５ビツトが欠落さｎｌ　ビット伸
長時にこの欠落さｆ’Ｌ７’ｊ５ビット部分の平均値で
あるｒｏｌｌｌｌＪが圧縮データＤＣＯＭの下位側に付
加さ几る。なお、ビット伸長時において、圧縮データＤ
　ＣＯＭの上位側は最上位ビットと同じ値（「０」ある
いは「１」〕で満ｔさ几ることは勿論である。

ここで、上記実施例のビット伸長回路６０による伸長デ
ータＤＥｘＰｃＤ誤差と前述し九従来例のビット伸長回
路（図示せず）による伸長データＩ）ｃｘｐの誤差とを
各ブロック毎に比較してみると、明らかに伸長データＤ
ＥＸＰの誤差の方が伸長データＤｅｘｐの誤差よシも小
さくなっているのが分かる。

このことは、第３図における誤差の値を折線グラフで示
した第４図からも明らかである。ま之、この第４図から
、本実施例のビット伸長回路６ｏによる誤差の値がＯ（
ゼロ〕全中心に正負両方向に分散さ几平均化さ几ている
のが分かる。

更に、従来例の場合および本実施例の場合のよシ現実的
な誤差の分布状態全第５図に示す。この第５図から、い
ず汎の場合にも１ブロツク内の最大絶対値によるシフト
量が大きいほど誤差は小さくなる傾向があるものの、明
ら〃）に本実施例の場合の方が誤差が平均化さ几て小さ
くなっているのが分かる。

このように、本実施例のビット伸長回路６０によ九ば、
ピクト圧縮時に欠落さｎ７ｈ下位側にビク丸 ト部分の平均値「０工ｌ・・・・」を入力さ几る圧縮デ
ータＤ　ＣＯＭの下位側に付加してビット伸長するよう
罠しでいる之め、ビット圧縮／伸長時に生ずる誤差を０
（ゼロ）全中心に正負両方向に分散させて平均化するこ
とができる。従って、誤差の平均値はブロック毎に大き
く変化するようなことはなく、ブロック化の周期に関係
し之ノイズの発生を抑え音質の劣化を防止することがで
きる。

上述したような本実施例のビット圧縮回路２０およびビ
ット伸長回路６０は、九とえば第６図に示すような固体
録音機用の音声情報圧縮装置に用いることができる。以
下、この音声情報圧縮装置の動作全概略的に説明する。

情報記録時において、データ入力端子７１には、アナロ
グの音声信号をＡ／Ｄ変換して得らＡ７１１−たとえば
ｌワード１０ビツトのサンプリング波高値データである
音声データＤＡＵが供給さｎる。この音声データＤＡＵ
は差分処理回路７２に送ら几ると共に、遅延回路７３、
係数乗算器７４を介して該差分処理回路７２に送ら几、
１ワード１１ビツトの差分データＤ　ＤＩＯが形成さ几
る。そして、最大値検出回路７５にて、上記差分データ
ＤＤＩＯが九とえば■０ワード毎にブロック化さ几て１
ブロツク内の最大絶対値すなわち使用さｎている最上位
ビットが検出さ几、この検出結果に応じてビット取り出
し位置（シフト量）全表すたとえば３ビツトの制御情報
Ｄｃｏ　が出力さ几る。

最大値検出回路７５たら出力された制御情報Ｄｃｏは制
御情報出力端子７６に送ら几ると共に、ビット圧縮／伸
長回路１００内のビット圧縮回路２０およびスイクチ７
７ｔ−介してビット伸長回路６０にそ几ぞｎ送ら几る。

一方、差分処理回路７８では、遅延回路７３．７９によ
って上記差分データＤＤＩｏの最大絶対値の検出に要す
る時間すなわち１０ワード（１ブロツク）分遅延された
音声データＤＡＵと後述する局部デコーダ９０刀）らの
復元データＤＲＪとから１ワード１１ビツトの差分デー
タＤＤＩ　　が形成さ几る。そして、この差分データＤ
ＤＩ　　がピクト圧縮回路２ｏに送らｎ、該ビット圧縮
回路２０にて差分データＩ）ｏｒが上記制御情報Ｉ）ｃ
ｏに応じてブロック単位でビット圧縮さ几る。ビット圧
縮によって得らｆＬ几振幅情報ＤＡＭは振幅情報出力端
子８０から出力さｎると共に、スイッチ８１を介してビ
ット伸長回路６０に送ら几る。なお、各出力端子７６．
８０からそ几ぞｎ出力された制御情報Ｄｃｏおよび振幅
情報ＤＡＭは、たとえばメモリに書き込ま几る工うにな
っている。

ビット伸長回路６０では、最大値検出回路７５たら送ら
九た制御情報Ｄｃｏに応じてビット圧縮回路２０から送
らｆ′した振幅情報ＤＡＭがブロック単位でビット伸長
さ几る。このピクト伸長は、前述したように、振幅情報
ＤＡＭ　の上位側のビン）１符号ビットである最上位ビ
ットと同じ値（「Ｏ」あるいは「工」）で満ｔすと共に
、下位側に「０工１・・・・」全付加するような処理で
ある。上記ビット伸長回路６０からの出力は局部デコー
ダ９０に送らｎ差分データ全形成する九めの処理と逆の
処理が行わ几る。すなわち、積分回路９１において、ビ
ット伸長回路６０からの出力データと、遅延回路９２、
係数乗算器９３を経九１ワード前の積分出力データ（復
元データＤＲＥ）との加算が行わｎ。

新友な積分出力データが得ら几る。上記局部デコーダ９
０からの復元データＤＲＩＣは差分処理回路７８に送ら
几、該差分処理回路７８にて遅延回路７３．７９を介し
て供給された音声データＤＡＵと復元データＤＲＥとの
差分データＤＤＩが形成さ几ピット圧縮回路２０に送ら
ｎるようになっている。

次に、情報再生時の動作について説明する。まず、たと
えば、メモリから読み出さｆ’した制御情報Ｄｃｏ　お
よび振幅情報ＤＡＭがそ几ぞ几制御情報入力端子８２、
振幅情報入力端子８３に供給さ几る。

この制御情報Ｄｃｏお工び振幅情報ＤＡＭはそ几ぞｎス
イッチ７７．８１’を介してビット伸長回路６０に送ら
几、振幅情報ＤＡＭが制御情報Ｄｃｏに応じてブロック
単位でピクト伸長さｎる。上記ビット伸長回路６０刀瓢
らの出力に局部デコーダ９０に送らｎ差分データを形成
する几めの処理と逆の処理が行わ九、データ出力端子８
４から再生音声データＤ’　Ａ　Ｕが出力さ几るように
なっている。

このような音声情報圧縮装置によｎば、振幅情報ＤＡＭ
の下位側に「Ｏｌｌ・・・・」を付加するビ　　　　　
　１ノド伸長回路６０全用いている几め、ビット圧縮／
伸長時に生ずる誤差金小さくすることができる。

また、情報記録時において、ビット圧縮回路２０からの
振幅情報ＤＡＭをビット伸長回路６０によりビット伸長
した後に局部デコーダ９０により差分データを形成する
ｔめの処理金施し、これによって得ら几た復元データＤ
ｕｚｔ”差分処理回路７Ｂに送り上記ビット圧縮回路２
０に供給する差分データＤｏｔ全形成するようにしてい
る几め、ピクト圧縮／伸長時に生ずる誤差を吸収するこ
とができ、音質の劣化をより強力に防止することができ
る。

なお、本発明のビット伸長回路は上述した実施例に限定
さ几ないことは勿論であり、ビット伸長しようとするデ
ータの下位側に付加するにビット部分の平均値は「１０
０・・・・」としても良い。

Ｈ０発明の効果 上述した実施例の説明から明らη）なように、本発明に
係るビット伸長回路にＩｎは、ビット圧縮時に欠落され
た下位側にビット部分の平均値全圧縮さｆ′Ｌ７ｔデー
タの下位側に付加してビット伸長するようにしているｋ
め、ピクト圧縮／伸長時に生ずる誤差全ゼロ全中心に正
負両方向に分散させて平均化することができる。従って
、上記誤差の平均値はブロック毎に大きく変化するよう
なことはなく、ブロック化の周期に関係したノイズの発
生を抑えて音質の劣化を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるビット圧縮回路およ
びビット伸長回路の構成金示す図、第２図は上記ビット
圧縮回路およびビット伸長回路に供給さ几るクロックパ
ルス金示すタイムチャート、第３図はビット圧縮および
ビット伸長の具体例を示す図、第４図は第３図における
誤差の値を折線グラフで示した図、第５図により現実的
な誤差の分布状態全示す図、第６図は第１図のビット圧
縮回路およびビット伸長回路の適用例としての音声情報
圧縮装置を示すブロック図である０２０・・・　ビット
圧縮回路 ６０・・・　ビット伸長回路

Claims (1)

1. 【特許請求の範囲】 ワード長ｎビットのデータに対し下位側ｋビットを欠落
   させることによりビット圧縮されたデータが入力され、 上記欠落されたｋビット部分の平均値を当該入力データ
   の下位側に付加してビット伸長することを特徴とするビ
   ット伸長回路。