JPS595637A - 半導体素子の実装構造および実装方法 - Google Patents
半導体素子の実装構造および実装方法Info
- Publication number
- JPS595637A JPS595637A JP57113904A JP11390482A JPS595637A JP S595637 A JPS595637 A JP S595637A JP 57113904 A JP57113904 A JP 57113904A JP 11390482 A JP11390482 A JP 11390482A JP S595637 A JPS595637 A JP S595637A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- pellet
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子の実装構造およびその実装方法に関
するものである。
するものである。
半導体素子ペレットの電極パッド部にバンプを形成し、
このバンプを直接パッケージや基板のリードに接続する
フリップチップ型の半導体装構造（ＣＣＢ ）は、実装
にワイヤホンディングを不要にするという利点があり、
近年では多用される傾向にある。ところで、この種の構
造にあっては、第１図に示すように、ペレット１上に形
成したバンプ２はフラックスや半田の表面張力によって
球形に近い形状をしているため、こ才１をそのまま基板
３上にフェースダウンボンディングしたときには、バン
プ２は第２図に示すようにたる型に形成される。図中、
４はリードないし配線である。
このバンプを直接パッケージや基板のリードに接続する
フリップチップ型の半導体装構造（ＣＣＢ ）は、実装
にワイヤホンディングを不要にするという利点があり、
近年では多用される傾向にある。ところで、この種の構
造にあっては、第１図に示すように、ペレット１上に形
成したバンプ２はフラックスや半田の表面張力によって
球形に近い形状をしているため、こ才１をそのまま基板
３上にフェースダウンボンディングしたときには、バン
プ２は第２図に示すようにたる型に形成される。図中、
４はリードないし配線である。
しかしながら、バンプ２が図示のようなたる型に構成さ
れていると、バンプ２における応力分布は同図右側に示
すような特性となり、したがって温度サイクルを経たと
きにはペレット１と基板３の熱膨張率差による応力がバ
ンプ２の上下端部に作用し易く、程度によってはバング
が疲労して図示のようにクラックが生じ、破断不良を生
じるという不具合がある。数多くの例からみて、このよ
うな不具合は特にペレット２の四隅ないし周辺部に配さ
れるバングに顕著である。
れていると、バンプ２における応力分布は同図右側に示
すような特性となり、したがって温度サイクルを経たと
きにはペレット１と基板３の熱膨張率差による応力がバ
ンプ２の上下端部に作用し易く、程度によってはバング
が疲労して図示のようにクラックが生じ、破断不良を生
じるという不具合がある。数多くの例からみて、このよ
うな不具合は特にペレット２の四隅ないし周辺部に配さ
れるバングに顕著である。
したがって本発明の目的は、熱サイクル等の応力に対し
ても破断不良を生じることなくバンプ接続の信頼性を高
めた実装構造を提供することにある。
ても破断不良を生じることなくバンプ接続の信頼性を高
めた実装構造を提供することにある。
また、本発明の他の目的は前記した実装構造を容易にか
つ確実に構成することができる実装方法を提供すること
にもある。
つ確実に構成することができる実装方法を提供すること
にもある。
このような目的を達成するために本発明はバンプの形状
を鼓型にしたものである。
を鼓型にしたものである。
以下、本発明を図示の実施例罠より説明する。
第３図は本発明の実装構造を示しており、１゜は半導体
素子ベレット、１１はリード等の配線１２を施した基板
である。前記ペレッ）１０はその電極部にバンプ１３を
形成し、基板１Ｎのリード接続部（ペデスタル）１４に
このバンプ１３をｍ続している。そして、このバンプ１
３はベレッ） １０゜基板１１に接着している両端より
も中央部を細径に形成した新開鼓型に形成している。
素子ベレット、１１はリード等の配線１２を施した基板
である。前記ペレッ）１０はその電極部にバンプ１３を
形成し、基板１Ｎのリード接続部（ペデスタル）１４に
このバンプ１３をｍ続している。そして、このバンプ１
３はベレッ） １０゜基板１１に接着している両端より
も中央部を細径に形成した新開鼓型に形成している。
したがって、このように構成すれば、同図に合わせて示
すようにバンプ１３に加わる応力分布は両端よりも中央
部において大きくなる特性となろうこのため、熱ザイク
ルを経てベレッ）１０とｉ！！＋￥板１１ど板間１熱膨
張率差に基づ（応力がバンプ１３に作用してもバンプ１
３は若干の変形力が生ずるのみであり、従来のようにベ
レン）１０や基板１１との接着部におい゛〔クランクが
発生して破断不良が生じろようなことはなく、信頼性の
高い構造を得ることができる。
すようにバンプ１３に加わる応力分布は両端よりも中央
部において大きくなる特性となろうこのため、熱ザイク
ルを経てベレッ）１０とｉ！！＋￥板１１ど板間１熱膨
張率差に基づ（応力がバンプ１３に作用してもバンプ１
３は若干の変形力が生ずるのみであり、従来のようにベ
レン）１０や基板１１との接着部におい゛〔クランクが
発生して破断不良が生じろようなことはなく、信頼性の
高い構造を得ることができる。
次に、前記実装構造の実装方法を説明する。
第４図は、本発明方法の一例であり、ペレット１０を基
板１１Ｋｇ続してバンプ１３が固まる前にペレッ）１０
および基板１１の上下を逆向きにする。このとき、ペレ
ット１ｏの裏面には半田や金槁材等の算り１５を仮止め
しておけば、ベレン）１０はその１１で下方に引張られ
る。これにより、バンプ１３は同化の進行に伴なって長
さが増大され、同時に中央部が細径の鼓型に形成される
ことになる。
板１１Ｋｇ続してバンプ１３が固まる前にペレッ）１０
および基板１１の上下を逆向きにする。このとき、ペレ
ット１ｏの裏面には半田や金槁材等の算り１５を仮止め
しておけば、ベレン）１０はその１１で下方に引張られ
る。これにより、バンプ１３は同化の進行に伴なって長
さが増大され、同時に中央部が細径の鼓型に形成される
ことになる。
なお、正確に言えばバンプ１３を引張する力Ｆは次式の
とおりである。
とおりである。
Ｆ’−（ペレットの１さ）＋（１つの重さ）−（フラッ
クス付着バンプの表面張力）このＦを適宜調整すれば（
通常は重り１５の重さ）、所ｌ１１０）バンブ形状を得
ることができる。
クス付着バンプの表面張力）このＦを適宜調整すれば（
通常は重り１５の重さ）、所ｌ１１０）バンブ形状を得
ることができる。
第５図は他の方法を示し、ペレット１０を基板１１から
敵す方向に引張する力に磁力を利用したものである。つ
まり、ペレットｌ （ｌの裏面に磁性体１６を仮止めあ
るいは蒸着、めっき等により一体に形成しておき、バン
プ１３の接続時にペレット上方に近接した磁石１７にて
ペレット１０を上方に引張る方法である。このようにし
ても、バンプ１３は同化と同時に長さ方向に引張られ中
央部をその両端よりも細径に形成するのである。
敵す方向に引張する力に磁力を利用したものである。つ
まり、ペレットｌ （ｌの裏面に磁性体１６を仮止めあ
るいは蒸着、めっき等により一体に形成しておき、バン
プ１３の接続時にペレット上方に近接した磁石１７にて
ペレット１０を上方に引張る方法である。このようにし
ても、バンプ１３は同化と同時に長さ方向に引張られ中
央部をその両端よりも細径に形成するのである。
第６図は更に他の例を示し、ペレットの引張力に遠心力
を利用したものである。即ち、基板１１を適当な回転体
１８に支持した上でペレット１０をその回転半径方向か
らバンプ１３にて接続し、バンプ１３の固化に伴なって
回転体１８を回転すればペレットｌＯは遠心力Ｆ、によ
って半径方向に引張されバンプ１３に引張力が生じてバ
ングは鼓型に形成されるのである。
を利用したものである。即ち、基板１１を適当な回転体
１８に支持した上でペレット１０をその回転半径方向か
らバンプ１３にて接続し、バンプ１３の固化に伴なって
回転体１８を回転すればペレットｌＯは遠心力Ｆ、によ
って半径方向に引張されバンプ１３に引張力が生じてバ
ングは鼓型に形成されるのである。
扼７図は′本発明の実装構造の他の実施例を示す。
本例ではペレットｌＯに形成したバンプ１３の中、ペレ
ットの四隅ないし四辺に付値するバンプ１３Ａに対応す
る基板１１側のペデスタル１４Ａを図示のように中央に
穴１９を有する構造とする。また、他のバンプｌ ３
Ｂに対応するペデスタル１４Ｂは従来と同様に形成する
。その上で、バンプ１３を形成したベレッ）１０を基板
１１上に７エースダウンボンデイングすれば、同図に示
すように、ペデスタル１４Ｂに対応するバンク１３Ｂは
従来と同様にたる型とされるが、ペデスタル１４Ａに対
応するバンプ１３Ａはその一部が穴１９内に吸い込まれ
て体積が減少されるので全体として鼓型とされる。
ットの四隅ないし四辺に付値するバンプ１３Ａに対応す
る基板１１側のペデスタル１４Ａを図示のように中央に
穴１９を有する構造とする。また、他のバンプｌ ３
Ｂに対応するペデスタル１４Ｂは従来と同様に形成する
。その上で、バンプ１３を形成したベレッ）１０を基板
１１上に７エースダウンボンデイングすれば、同図に示
すように、ペデスタル１４Ｂに対応するバンク１３Ｂは
従来と同様にたる型とされるが、ペデスタル１４Ａに対
応するバンプ１３Ａはその一部が穴１９内に吸い込まれ
て体積が減少されるので全体として鼓型とされる。
したがって、この構成ではペレットの四隅な（・し四辺
におけるバンプ形状が鼓型とされるので、熱サイクルに
よって特に応力の影響の大きな四隅な（・し四辺のバン
グ１３Ａのクラックや破断を有効に防止する。本例によ
れば、フェースダウンポンディング作業は従来と全く同
一でよいという利点がある。
におけるバンプ形状が鼓型とされるので、熱サイクルに
よって特に応力の影響の大きな四隅な（・し四辺のバン
グ１３Ａのクラックや破断を有効に防止する。本例によ
れば、フェースダウンポンディング作業は従来と全く同
一でよいという利点がある。
なお、この場合にも全ペデスタルに穴を形成１゜て全バ
ンプが鼓型になるように構成してもよい。
ンプが鼓型になるように構成してもよい。
以上のように本発明によれば、バンプ形状を鼓型罠形成
しているので、バンプ両端における応力の集中およびこ
れに伴なうクラックが発生することはなく、バンプの破
断を防止して実装構造の信頼性を高めることができる。
しているので、バンプ両端における応力の集中およびこ
れに伴なうクラックが発生することはなく、バンプの破
断を防止して実装構造の信頼性を高めることができる。
また、本発明の製造方法によれば、ベレットに基板から
離れる方向の引張力を付与するだけでよいので極めて簡
単に本発明構造を構成することができると（・う効果を
奏する。
離れる方向の引張力を付与するだけでよいので極めて簡
単に本発明構造を構成することができると（・う効果を
奏する。
第１図は従来構造の側面図、
第２図はその不具合を説明するための断面図、第３図は
本発明構造の断面図、 第４図ないし第６図は夫々異なる実装方法を説明する側
面図、 第７図は他の実施例構造の断面図である。 １０・・・ペレット（半導体素子）、１１・・・基板、
１３．１３Ａ、１３１．１・・・バンプ、１４，１４Ａ
、１４Ｂ・“・ペテスタル、１５・・・重り、１６・・
・磁性イ本、１７・・・仕＝ Ｚｉ、１８・・・回転体
、１９・・・穴。 第１頁の続き ０発 明 者 白井優之 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発スン タ内 ０発 明 者 河路幹規 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 黒田重雄 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 細江英之 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 高橋貴彦 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内
本発明構造の断面図、 第４図ないし第６図は夫々異なる実装方法を説明する側
面図、 第７図は他の実施例構造の断面図である。 １０・・・ペレット（半導体素子）、１１・・・基板、
１３．１３Ａ、１３１．１・・・バンプ、１４，１４Ａ
、１４Ｂ・“・ペテスタル、１５・・・重り、１６・・
・磁性イ本、１７・・・仕＝ Ｚｉ、１８・・・回転体
、１９・・・穴。 第１頁の続き ０発 明 者 白井優之 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発スン タ内 ０発 明 者 河路幹規 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 黒田重雄 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 細江英之 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内 ０発 明 者 高橋貴彦 小平市上水本町１４５０番地株式会 社日立製作所デバイス開発セン タ内
Claims (1)
- 【特許請求の範囲】 １、基板への半導体素子の実装を、素子に形成したバン
プを用いて行なう実装構造において、前記バンプを鼓型
に形成したことを％像とする半導体素子の実装構造。 ２ 素子に形成したバンプの中、少なくとも素子の四隅
ないし四辺のバンプを鼓型にしてなる特許請求の範囲第
１項記載の半導体素子の実装構造。 ３、基板への半導体素子の実装に際し、素子にバンプを
形成してこれをフェースダウンボンディングすると共に
、このバンプの固化の進行と同時に素子を基板から離す
方向に引張することを特徴とする半導体素子の実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113904A JPS595637A (ja) | 1982-07-02 | 1982-07-02 | 半導体素子の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113904A JPS595637A (ja) | 1982-07-02 | 1982-07-02 | 半導体素子の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595637A true JPS595637A (ja) | 1984-01-12 |
Family
ID=14624075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113904A Pending JPS595637A (ja) | 1982-07-02 | 1982-07-02 | 半導体素子の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595637A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US6022761A (en) * | 1996-05-28 | 2000-02-08 | Motorola, Inc. | Method for coupling substrates and structure |
| US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
-
1982
- 1982-07-02 JP JP57113904A patent/JPS595637A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US5090119A (en) * | 1987-12-08 | 1992-02-25 | Matsushita Electric Industrial Co., Ltd. | Method of forming an electrical contact bump |
| US6022761A (en) * | 1996-05-28 | 2000-02-08 | Motorola, Inc. | Method for coupling substrates and structure |
| US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| JPH11186326A (ja) | 半導体装置 | |
| JP2000022052A (ja) | 半導体装置及びその製造方法 | |
| TW202133287A (zh) | 半導體裝置 | |
| KR0157905B1 (ko) | 반도체 장치 | |
| JP2002261232A (ja) | 半導体装置 | |
| JPS595637A (ja) | 半導体素子の実装構造および実装方法 | |
| JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
| JPH11135675A (ja) | 半導体装置及びその製造方法 | |
| JPS6038839A (ja) | フリツプチツプ型半導体装置 | |
| JPS58157146A (ja) | 半導体装置 | |
| KR20010050075A (ko) | 집적회로 다이 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| JPS5943553A (ja) | 半導体素子の電極構造 | |
| TW461060B (en) | Packaging method for die with central pad | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3615368B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JP3366798B2 (ja) | 基板へのｌｓｉチップの実装構造体 | |
| JPS6057957A (ja) | 接続構造 | |
| JPS621249A (ja) | 半導体装置 | |
| JP3165121B2 (ja) | 半導体装置 | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JPH1022413A (ja) | 配線基板及びそれを用いた半導体装置の製造方法並びにその実装方法 |