JPS5946023B2 - マイクロプログラムのトレ−ス装置 - Google Patents
マイクロプログラムのトレ−ス装置Info
- Publication number
- JPS5946023B2 JPS5946023B2 JP53000623A JP62378A JPS5946023B2 JP S5946023 B2 JPS5946023 B2 JP S5946023B2 JP 53000623 A JP53000623 A JP 53000623A JP 62378 A JP62378 A JP 62378A JP S5946023 B2 JPS5946023 B2 JP S5946023B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- tracing
- output signal
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はマイクロプログラムのトレース装置に関し、特
にマイクロプログラムによつて制御を行なつている情報
処理装置に接続されているマイクロプログラムのトレー
ス装置に関する。
にマイクロプログラムによつて制御を行なつている情報
処理装置に接続されているマイクロプログラムのトレー
ス装置に関する。
従来、この種のマイクロプログラムの装置においては、
マイクロプログラムアドレスおよびその時の周辺情報を
毎クロック記憶部に順次書込んでいき、あるトリガによ
り書込みを停止して、それまでに書込まれた記憶部内の
情報がマイクロプログラムの実行順を示しているので、
ハードウェア障害時の解析などに有効な手段となつてい
’た。
マイクロプログラムアドレスおよびその時の周辺情報を
毎クロック記憶部に順次書込んでいき、あるトリガによ
り書込みを停止して、それまでに書込まれた記憶部内の
情報がマイクロプログラムの実行順を示しているので、
ハードウェア障害時の解析などに有効な手段となつてい
’た。
このようなマイクロプログラムのトレース方法としては
、マイクロプログラムアドレスおよび周辺情報を毎クロ
ック記憶するには、金物量が大きくなり過ぎる欠点があ
つた。また、マイクロプログラムの起動時、分岐時、終
了時のマイクロプログラムアドレスおよび周辺情報を記
憶させる方法およびチャネル制御装置などでは、特定の
チャネルを指定してマイクロプログラムのトレースを行
う方法やチャネルあるいはサブチャネルの同時動作数を
調査するので、チャネルあるいはサブチャネルの起動時
と終了時にカウンタを更新させる方法などを動的にスイ
ッチングしながらトレースできないという欠点があつた
。本発明の目的は、上記従来の欠点を除去するために記
憶部の内容を解釈して該当するトレースを実行する制御
部にトレースの開始を伝えるようにしたマイクロプログ
ラムのトレース装置を提供することにあるｏ本発明は、
マイクロプログラムによつて制御を行なう情報処理装置
に接続されているマイクロプログラムのトレース装置に
おいて、トレース方法を示す情報を保持する記憶部と、
前記情報処理装置からの信号を受信し該信号に従つて前
記記憶部から情報を読出し該情報を解釈する手段と、こ
の解釈する手段の結果によりトレースの開始を制御部へ
伝える手段を備えていることを特徴とするマイクロプロ
グラムのトレース装置を提供することにある。
、マイクロプログラムアドレスおよび周辺情報を毎クロ
ック記憶するには、金物量が大きくなり過ぎる欠点があ
つた。また、マイクロプログラムの起動時、分岐時、終
了時のマイクロプログラムアドレスおよび周辺情報を記
憶させる方法およびチャネル制御装置などでは、特定の
チャネルを指定してマイクロプログラムのトレースを行
う方法やチャネルあるいはサブチャネルの同時動作数を
調査するので、チャネルあるいはサブチャネルの起動時
と終了時にカウンタを更新させる方法などを動的にスイ
ッチングしながらトレースできないという欠点があつた
。本発明の目的は、上記従来の欠点を除去するために記
憶部の内容を解釈して該当するトレースを実行する制御
部にトレースの開始を伝えるようにしたマイクロプログ
ラムのトレース装置を提供することにあるｏ本発明は、
マイクロプログラムによつて制御を行なう情報処理装置
に接続されているマイクロプログラムのトレース装置に
おいて、トレース方法を示す情報を保持する記憶部と、
前記情報処理装置からの信号を受信し該信号に従つて前
記記憶部から情報を読出し該情報を解釈する手段と、こ
の解釈する手段の結果によりトレースの開始を制御部へ
伝える手段を備えていることを特徴とするマイクロプロ
グラムのトレース装置を提供することにある。
次に本発明の実施例について図面を参照して説明する。
第１図はブロック図を示し、第１図において、マイクロ
プログラムアドレス線１１が接続されていてマイクロプ
ログラムのトレース方法を示した情報を保持する記憶部
１は、前記マイクロプログラムアドレス線１１からのマ
イクロプログラムアドレス信号に従つて前記記憶部１か
ら読出した情報を受けるラツチ２にマイクロプログラム
アドレス線１２により接続されている。
プログラムアドレス線１１が接続されていてマイクロプ
ログラムのトレース方法を示した情報を保持する記憶部
１は、前記マイクロプログラムアドレス線１１からのマ
イクロプログラムアドレス信号に従つて前記記憶部１か
ら読出した情報を受けるラツチ２にマイクロプログラム
アドレス線１２により接続されている。
このようなラツチ２は、ラツチ２の内容をデコードする
デコーダ３にマイクロプログラムアドレス線１３により
接続されている。このデコーダ３には、出力信号線！４
からの出力信号によりマイクロプログラムアドレスおよ
びチヤネル番号を記憶するように制御する制御部４、出
力信号線１，からの出力信号により指定したチヤネル番
号とマイクロプログラム処理中のチヤネル番号が一致し
た時にのみマイクロプログラムアドレスを記憶するよう
に制御する制御部５および出力信号線１６の出力信号に
よりカウンタの値を＋１にするように制御する制御部６
が接続されている。また前記デコーダ３には、出力信号
線１７からの出力信号により指定したチヤネル番号とマ
イクロプログラム処理中のチヤネル番号が一致した時に
カウンタを＋１し、出力信号線１１８からの出力信号に
より指定したチヤネル番号とマイクロプログラム処理中
のチヤネル番号が一致した時にカウンタを−１し、その
カウンタの値をあるサンプル間隔でサンプルして記憶す
ることによりサブチヤネルの同時動作数をトレースする
ための制御部７が接続されている。第２図は記憶部１の
内容の１例を示した対応表である。
デコーダ３にマイクロプログラムアドレス線１３により
接続されている。このデコーダ３には、出力信号線！４
からの出力信号によりマイクロプログラムアドレスおよ
びチヤネル番号を記憶するように制御する制御部４、出
力信号線１，からの出力信号により指定したチヤネル番
号とマイクロプログラム処理中のチヤネル番号が一致し
た時にのみマイクロプログラムアドレスを記憶するよう
に制御する制御部５および出力信号線１６の出力信号に
よりカウンタの値を＋１にするように制御する制御部６
が接続されている。また前記デコーダ３には、出力信号
線１７からの出力信号により指定したチヤネル番号とマ
イクロプログラム処理中のチヤネル番号が一致した時に
カウンタを＋１し、出力信号線１１８からの出力信号に
より指定したチヤネル番号とマイクロプログラム処理中
のチヤネル番号が一致した時にカウンタを−１し、その
カウンタの値をあるサンプル間隔でサンプルして記憶す
ることによりサブチヤネルの同時動作数をトレースする
ための制御部７が接続されている。第２図は記憶部１の
内容の１例を示した対応表である。
次にマイクロプログラム制御を実施しているチヤネル制
御装置に上記の実施例に係るマイクロプログラムのトレ
ース装置を接続した場合の動作を説明する。
御装置に上記の実施例に係るマイクロプログラムのトレ
ース装置を接続した場合の動作を説明する。
記憶部１には、アドレスＯ番地にマイクロプログラムア
ドレスおよびチヤネル番号を記憶する指示、アドレス１
０番地にはチヤネル番号０のチヤネルの時にマイクロプ
ログラムアドレスを記憶する指示、アドレス１００番地
にはカウンタの値を＋１する指示、アドレス２０番地に
はチヤネル番号０のチヤネルの時にカウンタを＋１する
指示、アドレス２００番地にはチヤネル番号０のチヤネ
ルの時にカウンタを−１する指示が書込まれてあるとす
る。ここで、チヤネル制御装置が、中央処理装置からの
命令でチヤネル番号０のチヤネルを起動した場合に、マ
イクロプログラムでアドレスＯ番地→１０番地→１００
番地→２０番地→２００番地を経由して処理が終了した
ときのマイクロプログラムのトレース装置の動作を示す
。まず、アドレス０番地では、記憶部１からラツチ２に
情報が読出され、デコーダ３の出力信号線１４からの出
力信号により制御部４ではマイクロプログラムアドレス
０およびチヤネル番号０を記憶する。アドレス１０番地
では、制御部５へデコーダ３の出力信号線１５が送られ
、制御部５でチヤネル番号が一致したことを確かめてそ
の時のマイクロプログラムアドレス線１３のマイクロプ
ログラムアドレス信号を記憶する。アドレス１００番地
では、デコーダ３の出力信号線１６の出力信号が制御部
６へ送られてカウンタが＋１される。アドレス２０番地
では、デコーダ３の出力信号線１７の出力信号が制御部
７へ送られてチヤネル番地が一致するのでカウンタが＋
ｌされる。アドレス２００番地では、デコーダ３の出力
線１８の出力信号が制御部７へ送られてチヤネル番号が
一致するのでカウンタを−１する。上記動作が終了した
時点では、制御部７のカウンタはもとの値と同じである
が、マイクロプログラムアドレス２０番地→２００番地
では、カウンタはもとの値＋１となつている。このカウ
ンタの値を制御部７においてある間隔で記憶していれば
、動作中のサブチヤネル数が観測できる。また制御部４
あるいは制御部５で記憶された内容は、後で読出して表
示用に使用したり、ハードコピーを取るために使用した
りする。このような本発明に係るマイクロプログラムの
トレース装置においては、トレース方法を示す情報を保
持する記憶部１からは、マイクロプログラムアドレスに
従つてトレース方法を示す情報がラツチ２に送出され、
この情報はデコード３で解釈されて制御部４〜７に送出
される。
ドレスおよびチヤネル番号を記憶する指示、アドレス１
０番地にはチヤネル番号０のチヤネルの時にマイクロプ
ログラムアドレスを記憶する指示、アドレス１００番地
にはカウンタの値を＋１する指示、アドレス２０番地に
はチヤネル番号０のチヤネルの時にカウンタを＋１する
指示、アドレス２００番地にはチヤネル番号０のチヤネ
ルの時にカウンタを−１する指示が書込まれてあるとす
る。ここで、チヤネル制御装置が、中央処理装置からの
命令でチヤネル番号０のチヤネルを起動した場合に、マ
イクロプログラムでアドレスＯ番地→１０番地→１００
番地→２０番地→２００番地を経由して処理が終了した
ときのマイクロプログラムのトレース装置の動作を示す
。まず、アドレス０番地では、記憶部１からラツチ２に
情報が読出され、デコーダ３の出力信号線１４からの出
力信号により制御部４ではマイクロプログラムアドレス
０およびチヤネル番号０を記憶する。アドレス１０番地
では、制御部５へデコーダ３の出力信号線１５が送られ
、制御部５でチヤネル番号が一致したことを確かめてそ
の時のマイクロプログラムアドレス線１３のマイクロプ
ログラムアドレス信号を記憶する。アドレス１００番地
では、デコーダ３の出力信号線１６の出力信号が制御部
６へ送られてカウンタが＋１される。アドレス２０番地
では、デコーダ３の出力信号線１７の出力信号が制御部
７へ送られてチヤネル番地が一致するのでカウンタが＋
ｌされる。アドレス２００番地では、デコーダ３の出力
線１８の出力信号が制御部７へ送られてチヤネル番号が
一致するのでカウンタを−１する。上記動作が終了した
時点では、制御部７のカウンタはもとの値と同じである
が、マイクロプログラムアドレス２０番地→２００番地
では、カウンタはもとの値＋１となつている。このカウ
ンタの値を制御部７においてある間隔で記憶していれば
、動作中のサブチヤネル数が観測できる。また制御部４
あるいは制御部５で記憶された内容は、後で読出して表
示用に使用したり、ハードコピーを取るために使用した
りする。このような本発明に係るマイクロプログラムの
トレース装置においては、トレース方法を示す情報を保
持する記憶部１からは、マイクロプログラムアドレスに
従つてトレース方法を示す情報がラツチ２に送出され、
この情報はデコード３で解釈されて制御部４〜７に送出
される。
本発明は以上説明したように、記憶部の内容を解釈して
該当するトレースを実行する制御部にトレースの開始を
伝えるように構成しているので、トレース方法に融通性
をもたせることができるとともに、マイクロプログラム
アドレスなどを記憶するための金物量を最小限にできる
などの効果を有する。
該当するトレースを実行する制御部にトレースの開始を
伝えるように構成しているので、トレース方法に融通性
をもたせることができるとともに、マイクロプログラム
アドレスなどを記憶するための金物量を最小限にできる
などの効果を有する。
第１図は本発明に係るマイクロプログラムのトレース装
置を示すプロツク図、第２図は記憶部の内容の１例を示
す図である。 １・・・・・・記憶部、２・・・・・・ラツチ、３・・
・・・・デコーダ、４〜Ｔ・・・・・・制御部、１１〜
１３・・・・・・マイクロプログラムアドレス線、１４
〜１８・・・・・・出力信号線。
置を示すプロツク図、第２図は記憶部の内容の１例を示
す図である。 １・・・・・・記憶部、２・・・・・・ラツチ、３・・
・・・・デコーダ、４〜Ｔ・・・・・・制御部、１１〜
１３・・・・・・マイクロプログラムアドレス線、１４
〜１８・・・・・・出力信号線。
Claims (1)
- １ マイクロプログラムによつて制御を行なう情報処理
装置に接続されているマイクロプログラムのトレース装
置において、トレース方法を示す情報を保持する記憶部
と、前記情報処理装置からのマイクロプログラム読出し
用アドレスを受信し該アドレスに従つて前記記憶部から
情報を読出し該情報を解釈する手段と、この解釈する手
段の結果によりトレースの開始を制御部へ伝える手段を
備えていることを特徴とするマイクロプログラムのトレ
ース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53000623A JPS5946023B2 (ja) | 1978-01-06 | 1978-01-06 | マイクロプログラムのトレ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53000623A JPS5946023B2 (ja) | 1978-01-06 | 1978-01-06 | マイクロプログラムのトレ−ス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5493941A JPS5493941A (en) | 1979-07-25 |
| JPS5946023B2 true JPS5946023B2 (ja) | 1984-11-09 |
Family
ID=11478846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53000623A Expired JPS5946023B2 (ja) | 1978-01-06 | 1978-01-06 | マイクロプログラムのトレ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946023B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598364A (en) * | 1983-06-29 | 1986-07-01 | International Business Machines Corporation | Efficient trace method adaptable to multiprocessors |
-
1978
- 1978-01-06 JP JP53000623A patent/JPS5946023B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5493941A (en) | 1979-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES424731A1 (es) | Procedimiento y dispositivo para tener en cuenta las modi- ficaciones dinamicas de un programa. | |
| JPS60185170A (ja) | スペクトラム分析器 | |
| JPS54123676A (en) | Sequence controller | |
| JPS5946023B2 (ja) | マイクロプログラムのトレ−ス装置 | |
| ES2005371A6 (es) | Metodo y aparato para ejecutar dos secuencias de instrucciones en un orden predeterminado. | |
| ES467295A1 (es) | Una disposicion en un equipo de telecomunicacion controlado por programa almacenado en memoria. | |
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| JPH0128965B2 (ja) | ||
| KR910006841A (ko) | 마이크로프로그램 제어를 기초로한 데이타 처리장치 | |
| JPS6125168B2 (ja) | ||
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH05143391A (ja) | 仮想記憶方式のコンピユータにおけるメモリトレース方法 | |
| JPH04260940A (ja) | マイクロアドレストレース装置 | |
| JPH04140840A (ja) | 情報処理装置 | |
| JPS5927303A (ja) | プログラム修正装置 | |
| JPS60103450A (ja) | マイクロプログラム制御方式 | |
| JPS628235A (ja) | 動作履歴記憶装置 | |
| JPS62147535A (ja) | アドレス・トレ−ス方式 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| KR880011658A (ko) | 정보 처리장치 | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 | |
| JPS5553736A (en) | Display unit | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH02242444A (ja) | 情報処理装置のデバッグ機構 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 |