JPH04140840A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04140840A JPH04140840A JP26414090A JP26414090A JPH04140840A JP H04140840 A JPH04140840 A JP H04140840A JP 26414090 A JP26414090 A JP 26414090A JP 26414090 A JP26414090 A JP 26414090A JP H04140840 A JPH04140840 A JP H04140840A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- processing device
- microprogram
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000001015 abdomen Anatomy 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部からの指示により所望の動作を行わせる機
能を有する情報処理装置に関、する。
能を有する情報処理装置に関、する。
従来の情報処理装置は、マイクロプログラム制御装置の
内部データの読み取り書き込みやデバグ手段としてパネ
ル機能を実現するために予め決められた指示内容をコー
ド化して外部から与え、そのコードを解読して所望の動
作を行わせるためのマイクロプログラムを組み込むよう
に構成される。
内部データの読み取り書き込みやデバグ手段としてパネ
ル機能を実現するために予め決められた指示内容をコー
ド化して外部から与え、そのコードを解読して所望の動
作を行わせるためのマイクロプログラムを組み込むよう
に構成される。
上述した従来の情報処理装置は、指示内容の種類が多い
場合にはマイクロプログラムが複雑となり、プログラム
サイズが大きくなったり、処理のためのオーバヘッドが
大きくなると共に外部インタフェース処理自身のデバグ
が困難になったりして拡張性に乏しいなどの欠点があっ
た4〔課題を解決するだめの手段〕 本発明の情報処理装置は、外部とのインタフェース処理
を行うための外部インタフェース手段と外部からの指示
内容に対応してマイクロプログラムのパッチ情報が予め
格納されたパッチ情報テーブルとこのパッチ情報テーブ
ルかへパッチ情報を読みだしマイクロプログラムの書換
えを指示する手段と装置間でデータを送受する手段とを
含む第1の処理装置と、この第1の処理装置からデータ
を受信し装置内部に指示またはデータを読みだし前記第
1の処理装置にデータを送信するマイクし7プログラム
処理部を含む第2の処理装置とを有する。
場合にはマイクロプログラムが複雑となり、プログラム
サイズが大きくなったり、処理のためのオーバヘッドが
大きくなると共に外部インタフェース処理自身のデバグ
が困難になったりして拡張性に乏しいなどの欠点があっ
た4〔課題を解決するだめの手段〕 本発明の情報処理装置は、外部とのインタフェース処理
を行うための外部インタフェース手段と外部からの指示
内容に対応してマイクロプログラムのパッチ情報が予め
格納されたパッチ情報テーブルとこのパッチ情報テーブ
ルかへパッチ情報を読みだしマイクロプログラムの書換
えを指示する手段と装置間でデータを送受する手段とを
含む第1の処理装置と、この第1の処理装置からデータ
を受信し装置内部に指示またはデータを読みだし前記第
1の処理装置にデータを送信するマイクし7プログラム
処理部を含む第2の処理装置とを有する。
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
本実施例の情報処理装置は、パネルの機能を実現するた
めのマンマシンインタフェースを有するプロセッサを用
い、システムの制御、診断等を目的とした第1処理装置
1と、マイクロプログラム制御方式を採用した高速制御
を目的とする第2処理装置2とを有して構成される。
めのマンマシンインタフェースを有するプロセッサを用
い、システムの制御、診断等を目的とした第1処理装置
1と、マイクロプログラム制御方式を採用した高速制御
を目的とする第2処理装置2とを有して構成される。
第1処理装置]は、マンマシンインタフェースを処理す
るための外部インタフェース処理部11と、外部からの
指示により対応するパッチ情報を得るためのパッチ情報
テーブル12と、第2処理装置2のマイクロプログラム
を書き換えるための指示信号を出力するマイクロプログ
ラム書換え処理部13と、第2処理装置2とデータの送
受を行うデータ送受処理部14とを有して構成される。
るための外部インタフェース処理部11と、外部からの
指示により対応するパッチ情報を得るためのパッチ情報
テーブル12と、第2処理装置2のマイクロプログラム
を書き換えるための指示信号を出力するマイクロプログ
ラム書換え処理部13と、第2処理装置2とデータの送
受を行うデータ送受処理部14とを有して構成される。
パッチ情報テーブル12は、第2図に示すように外部か
らの指示内容により目的とする動作を行わせるためのマ
イクロプログラムの相違点のバ・・ノチデータだけが登
録されているが、複数アドレスのパッチか必要な場合に
はアドレスとデータのセットで登録する。なお、本実施
例では単純な処理のためパッチアドレスは固定であり、
パッチデータのみが示されている8 また、マイクロプログラムの書換え処理部13はパッチ
情報テーブルの内容にしたかつてアドレス、データとマ
イクロプログラム書換え指示信号第2処理装置2のマイ
クロプログラム制御記憶21に出力する。データ送受処
理部】4は、第2処理装N2との間で予め決められた手
順によりデータの送信または受信するための処理を行う
。また、データは外部からの指示によっては使わないこ
ともあり、例えば第2図の書き込み指示では送信データ
のみ有効であり受信データは使わない。
らの指示内容により目的とする動作を行わせるためのマ
イクロプログラムの相違点のバ・・ノチデータだけが登
録されているが、複数アドレスのパッチか必要な場合に
はアドレスとデータのセットで登録する。なお、本実施
例では単純な処理のためパッチアドレスは固定であり、
パッチデータのみが示されている8 また、マイクロプログラムの書換え処理部13はパッチ
情報テーブルの内容にしたかつてアドレス、データとマ
イクロプログラム書換え指示信号第2処理装置2のマイ
クロプログラム制御記憶21に出力する。データ送受処
理部】4は、第2処理装N2との間で予め決められた手
順によりデータの送信または受信するための処理を行う
。また、データは外部からの指示によっては使わないこ
ともあり、例えば第2図の書き込み指示では送信データ
のみ有効であり受信データは使わない。
また、読みだし指示の場合には送信データは意味がなく
受信データを受取り結果として外部インタフェース処理
部11で表示等の処理を行う。
受信データを受取り結果として外部インタフェース処理
部11で表示等の処理を行う。
第2処理装置2は、第1処理装置1からの指示信号によ
り任意のマイクロプログラムアドレスの内容が書換え可
能なマイクロプログラム制御記憶21と、第1処理装置
1とのデータの送受を行うためのデータ送受マイクロプ
ログラム22とが組み込まれている。さらにマイクロプ
ログラム指示により読みだし書き込み可能なレジスタR
1とR2とを有している6 データ送受マイクロプログラム22は、第3図に示すよ
うに、第1処理装置1からデータを受信する処理S1、
マイクロプログラム制御によるマイクロブロクラム制御
可能なレジスタの読みだし書き込み指示、演算指示、そ
の他の機能と実行するための指示を発行するS2(図で
は内部レジスタR1にデータを書く指示内容となってい
る)と、第1処理装置1ヘデータを送る処理S3とから
構成されている。
り任意のマイクロプログラムアドレスの内容が書換え可
能なマイクロプログラム制御記憶21と、第1処理装置
1とのデータの送受を行うためのデータ送受マイクロプ
ログラム22とが組み込まれている。さらにマイクロプ
ログラム指示により読みだし書き込み可能なレジスタR
1とR2とを有している6 データ送受マイクロプログラム22は、第3図に示すよ
うに、第1処理装置1からデータを受信する処理S1、
マイクロプログラム制御によるマイクロブロクラム制御
可能なレジスタの読みだし書き込み指示、演算指示、そ
の他の機能と実行するための指示を発行するS2(図で
は内部レジスタR1にデータを書く指示内容となってい
る)と、第1処理装置1ヘデータを送る処理S3とから
構成されている。
次に本実施例について外部から第2処理装置2のレジス
タR2を読み出す場合の動作を説明する。外部から指示
4を第1処理装置1に指示すると外部インタフェース処
理部11が指示内容を解読しパッチ情報テーブル12を
索引する。第2図に対応するデータD4が読み出される
。次にマイクロプログラム書換処理部13により第2処
理装置2のデータ送受マイクロプログラムの82処理く
第3図)がDlからD4の内容に書き換えられる。第1
処理装置1がデータ送受処理部14により第2処理装置
2にデータ(読み出し指示時はタミーデータ)を送り、
第2処理装置2のデータ送受処理マイクロプログラムが
起動され、処理S1が実行される。次に処理S2が実行
されるとD4データで指示されるレジスタR2の読み出
し動作が実行されD4の内容が読み出される。読み出し
データは次の処理3で第1処理装置1に送られる。第1
処理装置1は第2処理装置2からのデータを受取り、外
部インタフェース処理部11により結果が表示される。
タR2を読み出す場合の動作を説明する。外部から指示
4を第1処理装置1に指示すると外部インタフェース処
理部11が指示内容を解読しパッチ情報テーブル12を
索引する。第2図に対応するデータD4が読み出される
。次にマイクロプログラム書換処理部13により第2処
理装置2のデータ送受マイクロプログラムの82処理く
第3図)がDlからD4の内容に書き換えられる。第1
処理装置1がデータ送受処理部14により第2処理装置
2にデータ(読み出し指示時はタミーデータ)を送り、
第2処理装置2のデータ送受処理マイクロプログラムが
起動され、処理S1が実行される。次に処理S2が実行
されるとD4データで指示されるレジスタR2の読み出
し動作が実行されD4の内容が読み出される。読み出し
データは次の処理3で第1処理装置1に送られる。第1
処理装置1は第2処理装置2からのデータを受取り、外
部インタフェース処理部11により結果が表示される。
以上説明したように本発明は、高速処理を行う第2処理
装置に必要最小限のマイクロプログラムを組み込んでお
き、比較的低速処理だが大容量メモリを有する第1処理
装置にマイクロプログラムのパッチデータを指示内容に
対応してパッチ情報テーブルに格納しておき、外部から
指示がきたときに第1処理装置との送受を行うマイクロ
プログラムの一部を書き換えた後にデータ送受マイクロ
プログラムを起動することにより、処理が最小限である
ためマイクロプログラムの開発、デバグが容易であり、
第2処理装置に変更を加えることなく第1処理装置の情
報テーブルを書き換えるだけで機能追加が行える。また
、マイクロプログラムの処理か単純であるため、第2処
理装置の処理に対するオーバヘッドを少なくできるとい
う効果がある。
装置に必要最小限のマイクロプログラムを組み込んでお
き、比較的低速処理だが大容量メモリを有する第1処理
装置にマイクロプログラムのパッチデータを指示内容に
対応してパッチ情報テーブルに格納しておき、外部から
指示がきたときに第1処理装置との送受を行うマイクロ
プログラムの一部を書き換えた後にデータ送受マイクロ
プログラムを起動することにより、処理が最小限である
ためマイクロプログラムの開発、デバグが容易であり、
第2処理装置に変更を加えることなく第1処理装置の情
報テーブルを書き換えるだけで機能追加が行える。また
、マイクロプログラムの処理か単純であるため、第2処
理装置の処理に対するオーバヘッドを少なくできるとい
う効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
本実施例のパッチ情報テーブルの詳細内容を示す図、第
3図は本実施例の動作説明のための流れ図である。 1・・・第1処理装置、2・第2処理部、11・・外部
インタフェース処理部、12・・・パッチ情報テーブル
、13・・・マイクロプログラム書換え処理部。 14・・・データ送受処理部、21・・・マイクロプロ
グラム制御記憶、22・・データ送受マイクロプログラ
ム。
本実施例のパッチ情報テーブルの詳細内容を示す図、第
3図は本実施例の動作説明のための流れ図である。 1・・・第1処理装置、2・第2処理部、11・・外部
インタフェース処理部、12・・・パッチ情報テーブル
、13・・・マイクロプログラム書換え処理部。 14・・・データ送受処理部、21・・・マイクロプロ
グラム制御記憶、22・・データ送受マイクロプログラ
ム。
Claims (1)
- 【特許請求の範囲】 1、外部とのインタフェース処理を行うための外部イン
タフェース手段と外部からの指示内容に対応してマイク
ロプログラムのパッチ情報が予め格納されたパッチ情報
テーブルとこのパッチ情報テーブルからパッチ情報を読
みだしマイクロプログラムの書換えを指示する手段と装
置間でデータを送受する手段とを含む第1の処理装置と
、この第1の処理装置からデータを受信し装置内部に指
示またはデータを読みだし前記第1の処理装置にデータ
を送信するマイクロプログラム処理部を含む第2の処理
装置とを有すること特徴とする情報処理装置。 2、前記第2の処理装置は受信の前記データをレジスタ
に書込むことを特徴とする請求項1記載の情報処理装置
。 3、外部から前記外部インタフェース手段により前記第
1の処理装置に指示が与えられたとき前記パッチ情報テ
ーブルを参照し対応するパッチ情報を読みだし、前記第
2の処理装置のマイクロプログラムの一部を書き換え前
記第2の処理装置とでデータの送受を行うことを特徴と
する請求項1または2記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26414090A JPH04140840A (ja) | 1990-10-02 | 1990-10-02 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26414090A JPH04140840A (ja) | 1990-10-02 | 1990-10-02 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04140840A true JPH04140840A (ja) | 1992-05-14 |
Family
ID=17399018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26414090A Pending JPH04140840A (ja) | 1990-10-02 | 1990-10-02 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04140840A (ja) |
-
1990
- 1990-10-02 JP JP26414090A patent/JPH04140840A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04140840A (ja) | 情報処理装置 | |
JP3055999B2 (ja) | マイクロプログラム制御装置群 | |
CN111026687B (zh) | 一种数据传输读写速率匹配的方法、系统和计算机设备 | |
JP2000029690A (ja) | デ―タ処理の方法および装置 | |
JP2004013289A (ja) | マイクロコントローラのオンチップデバッグ方法 | |
JPS6129953A (ja) | トレ−ス制御方式 | |
JPS6252334B2 (ja) | ||
JPH0259829A (ja) | マイクロコンピュータ | |
JP2000029508A (ja) | プログラマブルコントローラ | |
JPS60193046A (ja) | 命令例外検出方式 | |
JPH05274172A (ja) | マイクロコンピュータ | |
JPH03129532A (ja) | マイクロシーケンス回路 | |
JPS63170752A (ja) | トレ−ス回路 | |
JPH05204710A (ja) | イベントトレース装置 | |
JPH056294A (ja) | ダンプ採取システム | |
JPH0454531A (ja) | プログラム読出し回路 | |
JPH04305783A (ja) | マイクロコンピュータ | |
JPH03113659A (ja) | キャッシュメモリ試験方法 | |
JPH08137662A (ja) | データ送信方法及びデータ送信装置 | |
JPH03164945A (ja) | データ処理装置 | |
JPH0317756A (ja) | 記憶装置のアクセス方式 | |
JPH0136198B2 (ja) | ||
JPS5815203U (ja) | プログラマブル・コントロ−ラ | |
KR900010592A (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 |