JPS5939048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5939048A JPS5939048A JP14774482A JP14774482A JPS5939048A JP S5939048 A JPS5939048 A JP S5939048A JP 14774482 A JP14774482 A JP 14774482A JP 14774482 A JP14774482 A JP 14774482A JP S5939048 A JPS5939048 A JP S5939048A
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- insulating film
- film
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の属する技術分野］
本発明は半導体装置の製造方法に係わり、特に配線パタ
ーンを断線なく形成する方法に関する０［発明の技術的
背景とその問題点」 従来、配線金属として例えばアルミニウムを蒸着する前
Ｋ、酸化膜等の絶縁膜に電極取付用開口部（コンタクト
ポール）をつくる加工方法とし−Ｃは、上記絶縁膜上に
所定形状の開口部を有するレジスト膜を形成し、上記開
口部に露出している絶縁膜を選択エツチングした後、レ
ジスト膜を除去することによシ上記絶縁膜に所定形状の
開口部を作る方法が用いられている。
ーンを断線なく形成する方法に関する０［発明の技術的
背景とその問題点」 従来、配線金属として例えばアルミニウムを蒸着する前
Ｋ、酸化膜等の絶縁膜に電極取付用開口部（コンタクト
ポール）をつくる加工方法とし−Ｃは、上記絶縁膜上に
所定形状の開口部を有するレジスト膜を形成し、上記開
口部に露出している絶縁膜を選択エツチングした後、レ
ジスト膜を除去することによシ上記絶縁膜に所定形状の
開口部を作る方法が用いられている。
しかし、上記の方法によって形成された絶縁膜の開口部
周縁の断面は急峻な立上り側壁面を有する。このため、
開口部に配線を行なう場合に、上記側壁面には配線層が
薄く形成され、配線層の断切れを招き半導体装置の信頼
性の低下を招く。
周縁の断面は急峻な立上り側壁面を有する。このため、
開口部に配線を行なう場合に、上記側壁面には配線層が
薄く形成され、配線層の断切れを招き半導体装置の信頼
性の低下を招く。
このような問題を解決する方法として、酸化膜の開口部
の立上り部の傾斜を緩やかにした所謂ベベルカット法が
あるが、この方法では傾斜を緩やかにするため必然的に
加工精度が落ち、また斜面の占有面積が大きくなるので
素子の集積度を低下させることになる。
の立上り部の傾斜を緩やかにした所謂ベベルカット法が
あるが、この方法では傾斜を緩やかにするため必然的に
加工精度が落ち、また斜面の占有面積が大きくなるので
素子の集積度を低下させることになる。
し発明の目的］
本発明の目的は、素子の集積度を低下させることなく、
絶縁ノ漠の開口部での配線層の断線を防止すると、とが
でき、素子信頼性の向上をはかることのでへる半導体装
置の製造方法を提供することにある。
絶縁ノ漠の開口部での配線層の断線を防止すると、とが
でき、素子信頼性の向上をはかることのでへる半導体装
置の製造方法を提供することにある。
〔発明の概要］
本発明は炭素（Ｃ）、フッ素（Ｆ）、水素（Ｈ）を含む
混合ガスを反応性ガスとする反応性イオンエツチング法
を用い、素子の絶縁膜の開口部での配線層の断線を防止
するものである。
混合ガスを反応性ガスとする反応性イオンエツチング法
を用い、素子の絶縁膜の開口部での配線層の断線を防止
するものである。
反応性イオンエツチング法において、上記混合ガス（Ｃ
、Ｆ 、 Ｈ） を用いて７メトレジスト等をエツチ
ングマスクに絶縁膜のエツチングを行なうと所定の水素
添加荒下では絶縁膜はエツチングされず表面には反応時
に生じるｃ −Ｆ結合のポリマーが（＝Ｊ着する。第１
図に示す様Ｋ、この表面に付着ｉ−だＣ−Ｆ結合のポリ
マー４は、付着形状が開口部に？ｄっで滑らかな斜面形
状吉なる。
、Ｆ 、 Ｈ） を用いて７メトレジスト等をエツチ
ングマスクに絶縁膜のエツチングを行なうと所定の水素
添加荒下では絶縁膜はエツチングされず表面には反応時
に生じるｃ −Ｆ結合のポリマーが（＝Ｊ着する。第１
図に示す様Ｋ、この表面に付着ｉ−だＣ−Ｆ結合のポリ
マー４は、付着形状が開口部に？ｄっで滑らかな斜面形
状吉なる。
また、上記混合ガスのｌｉの添加量を変化することＫよ
ってポリ７−の生成量が変化し、これによって、ポリ７
−の付着形状を制御することが出来る。
ってポリ７−の生成量が変化し、これによって、ポリ７
−の付着形状を制御することが出来る。
本発明は、この様な点に着目し、半導体基板上例設けら
れた絶縁膜の所望とする開孔部以外の咳絶Ｒ膜上例例え
ばツメ）・レジストの様なマスク層を被着形成した後、
Ｃ，Ｆ、Ｈを含む混合ガスを反応性ガスとする反応性イ
オンエツチング法によって先ず所定の１（の添加量によ
り表面にポリマーを付着させた後、再びＩ（の添加量を
変え、全面エツチングすることを特徴とした半導体装１
喧の製造方法である。
れた絶縁膜の所望とする開孔部以外の咳絶Ｒ膜上例例え
ばツメ）・レジストの様なマスク層を被着形成した後、
Ｃ，Ｆ、Ｈを含む混合ガスを反応性ガスとする反応性イ
オンエツチング法によって先ず所定の１（の添加量によ
り表面にポリマーを付着させた後、再びＩ（の添加量を
変え、全面エツチングすることを特徴とした半導体装１
喧の製造方法である。
し発明の効果」
本発明によれば、絶縁膜に周縁が緩やかな断面を持つ開
孔部を加工精度良く形成することが出来るので、絶縁膜
開孔部における配線の断線を防止することが出来、素子
信頼性の向上を図ることが出来る。また加工精度が高い
ことから素子の集積度を低下させることもないので、高
密度集積回路の多層配線形成における絶縁膜の開孔部形
成に極めて有効である。
孔部を加工精度良く形成することが出来るので、絶縁膜
開孔部における配線の断線を防止することが出来、素子
信頼性の向上を図ることが出来る。また加工精度が高い
ことから素子の集積度を低下させることもないので、高
密度集積回路の多層配線形成における絶縁膜の開孔部形
成に極めて有効である。
し発明の実施例」
’ｉ４％ ２１’＞ｌ （ａ）〜（ｄ）は、それぞれ本
発明の一実施例を示す王Ｈ４，！ｈ’Ｊｉ面図であ／）
。先ノ“、第２図（ａ）に示すように、ンリコ／茫板１
上に絶縁層として、例えば膜厚１．０μ【ｎの酸化シリ
コン膜２を彼漬し、更に酸化シリコン膜２Ｆにマスクと
して、例えば膜厚１．０μｍのレジスト３を塗布し、写
真蝕刻法により図のように加工形成する。
発明の一実施例を示す王Ｈ４，！ｈ’Ｊｉ面図であ／）
。先ノ“、第２図（ａ）に示すように、ンリコ／茫板１
上に絶縁層として、例えば膜厚１．０μ【ｎの酸化シリ
コン膜２を彼漬し、更に酸化シリコン膜２Ｆにマスクと
して、例えば膜厚１．０μｍのレジスト３を塗布し、写
真蝕刻法により図のように加工形成する。
次に、例えばＣＦ４とＨ２の混合ガスを用い、反応性イ
オンエツチングを行なう。この際、先ず、混合ガスのＨ
２ＪＪ？）をコントロールし、ポリマー形成条件Ｆでエ
ツチングを行なうと、２ｉ＋ｈｔ’ ｚ図（ｈ）に示す
ように、ポリマー４を形成することができる。次にこの
状態で、再肛混合ガスのｌ（２」律、ｆ−コントロール
し７、ポリマー４．レジスト３ 、 ｌ’ｉｊ２化ンリ
コノ膜２のそれぞれが同一にエツチングされる条件Ｆで
全面エツチングを行ない、第２図（Ｃ）に示すように、
酸化シリコンｄへ２をポリマー４形状−吉同様、滑らか
で理想的７ケ形状に加工することができる。
オンエツチングを行なう。この際、先ず、混合ガスのＨ
２ＪＪ？）をコントロールし、ポリマー形成条件Ｆでエ
ツチングを行なうと、２ｉ＋ｈｔ’ ｚ図（ｈ）に示す
ように、ポリマー４を形成することができる。次にこの
状態で、再肛混合ガスのｌ（２」律、ｆ−コントロール
し７、ポリマー４．レジスト３ 、 ｌ’ｉｊ２化ンリ
コノ膜２のそれぞれが同一にエツチングされる条件Ｆで
全面エツチングを行ない、第２図（Ｃ）に示すように、
酸化シリコンｄへ２をポリマー４形状−吉同様、滑らか
で理想的７ケ形状に加工することができる。
この時のエツチングは、平行平板屯極の内、高周波印加
側に試料を置き、ポリマーの形成は、ＣＦ４流、＠ ２
４ ｃｃ／ｍｉ ＋ｔ、ｉ−（２流ｉｉ １５ ｃｃ／
＋ｎｌ ｎ 、 ＲＦ 電力５０〜２００ｗ、圧力０
．００５〜０．０５１’０ｒｒ）範囲の条件で行ない、
全面エツチングは、ＣＦ４流量２４ｃｃ／ｍ１ｎＨ２流
月Ｈ５ｃｃ／ｍｌｎ 、 ＲＦ 覗カ５ｏ〜２ｏｏｗ、
圧力０．００５〜０．０５ Ｔｏｒｒの範囲の条件で行
なった。この後、第２図（ψに示すように配線層として
、例えばアルミニウム膜５を蒸着し、加工形成した。こ
のようにして形成されたアルミニウム配線層は、第２図
（ｄ）からも判るように、酸化シリコン膜２の開１」部
側面の傾斜部でも、平坦部とほぼ同じ厚さに蒸着される
−８これにより、配線の断線が生じにくくなり、素子の
信頼性が向上する。
側に試料を置き、ポリマーの形成は、ＣＦ４流、＠ ２
４ ｃｃ／ｍｉ ＋ｔ、ｉ−（２流ｉｉ １５ ｃｃ／
＋ｎｌ ｎ 、 ＲＦ 電力５０〜２００ｗ、圧力０
．００５〜０．０５１’０ｒｒ）範囲の条件で行ない、
全面エツチングは、ＣＦ４流量２４ｃｃ／ｍ１ｎＨ２流
月Ｈ５ｃｃ／ｍｌｎ 、 ＲＦ 覗カ５ｏ〜２ｏｏｗ、
圧力０．００５〜０．０５ Ｔｏｒｒの範囲の条件で行
なった。この後、第２図（ψに示すように配線層として
、例えばアルミニウム膜５を蒸着し、加工形成した。こ
のようにして形成されたアルミニウム配線層は、第２図
（ｄ）からも判るように、酸化シリコン膜２の開１」部
側面の傾斜部でも、平坦部とほぼ同じ厚さに蒸着される
−８これにより、配線の断線が生じにくくなり、素子の
信頼性が向上する。
［発明の他の実施例］
尚、本発明において、ポリマー形成の際、Ｈ２流量と形
成時間をコントロールすることにょシ、ポリマーの付着
形状をもコントロールすることができ、これによシ酸化
シリコン膜の傾斜形状を任意に決定することができる。
成時間をコントロールすることにょシ、ポリマーの付着
形状をもコントロールすることができ、これによシ酸化
シリコン膜の傾斜形状を任意に決定することができる。
前記実施例では、絶縁膜として酸化シリコン膜をとシあ
げ九が、この他に、窒化シリコン膜、燐砒素、硼素等の
不純物を含んだノリケートガラス膜、或いはそれらの積
層膜でもよい。また前記実施例では金属配線層吉半導体
基板の接続の場合について説明しだが、多結晶／リコン
と半導体基板、或いは金属と金属の接続の為の開口を形
成する場合等についても本発明を適用できるのは勿論で
ある。その他、本発明の要旨を逸脱しない範囲で種々変
形して実施することができる。
げ九が、この他に、窒化シリコン膜、燐砒素、硼素等の
不純物を含んだノリケートガラス膜、或いはそれらの積
層膜でもよい。また前記実施例では金属配線層吉半導体
基板の接続の場合について説明しだが、多結晶／リコン
と半導体基板、或いは金属と金属の接続の為の開口を形
成する場合等についても本発明を適用できるのは勿論で
ある。その他、本発明の要旨を逸脱しない範囲で種々変
形して実施することができる。
第１図及び第２図（、ｌ）〜（ｄ）は、本発明の一実施
例を示す工程断面図である。 ■ ・シリコン基板、 ２ ・酸化ソリコン（絶縁膜）、 ３・・レジスト膜（マスク） ４・・・ポリマー膜、 ５ ・アルミニウム配線層。 （７：Ｈ７）代理人 弁理士 則 近 憲 佑（ほか
１名） 第１図
例を示す工程断面図である。 ■ ・シリコン基板、 ２ ・酸化ソリコン（絶縁膜）、 ３・・レジスト膜（マスク） ４・・・ポリマー膜、 ５ ・アルミニウム配線層。 （７：Ｈ７）代理人 弁理士 則 近 憲 佑（ほか
１名） 第１図
Claims (1)
- 基板上例絶縁膜を形成する工程と、前記絶縁膜上に所定
開口を有するマスク層を形成する工程と、炭素、フッ素
、水素を含む混合ガスを反応ガスとし、表面にポリマー
が付着する条件下で、反応性イオンエツチングを行ない
、前記開口段差部になだらかにポリマーを付着さぜる工
程と、前記混合ガスと同組成のガスを反応ガスとし、前
記ポリマー、マスク層及び絶縁膜がエツチングされる条
件下で全面エツチングし前記絶縁膜に緩やかな断面形状
を有する孔を設ける工程とからなる半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14774482A JPS5939048A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14774482A JPS5939048A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939048A true JPS5939048A (ja) | 1984-03-03 |
Family
ID=15437157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14774482A Pending JPS5939048A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259540A (ja) * | 1985-05-14 | 1986-11-17 | Nec Corp | 多層配線の製造方法 |
| JP2008518463A (ja) * | 2004-10-27 | 2008-05-29 | ラム リサーチ コーポレーション | 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法 |
-
1982
- 1982-08-27 JP JP14774482A patent/JPS5939048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259540A (ja) * | 1985-05-14 | 1986-11-17 | Nec Corp | 多層配線の製造方法 |
| JP2008518463A (ja) * | 2004-10-27 | 2008-05-29 | ラム リサーチ コーポレーション | 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268619B1 (en) | Semiconductor device with high aspect ratio via hole including solder repelling coating | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH0923001A (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH06122982A (ja) | アルミニウムを主成分とする金属薄膜のエッチング液組成物 | |
| JPS5939048A (ja) | 半導体装置の製造方法 | |
| JPS63177523A (ja) | コンタクトホ−ル形成方法 | |
| JPS5893329A (ja) | 絶縁層の平担化方法 | |
| JPS6113375B2 (ja) | ||
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS5933849A (ja) | 半導体装置およびその製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| KR960002998B1 (ko) | 반도체소자의 패드 제조방법 | |
| JPS5933832A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPS58220428A (ja) | 半導体装置の製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPS63257229A (ja) | 半導体装置の製造方法 | |
| JPH03142925A (ja) | 半導体装置の製造方法 | |
| JPH02250318A (ja) | 半導体装置の製造方法 |