JPS59227184A - プリント基板等に形成された凹部にペ−ストを充填する方法 - Google Patents

プリント基板等に形成された凹部にペ−ストを充填する方法

Info

Publication number
JPS59227184A
JPS59227184A JP10133983A JP10133983A JPS59227184A JP S59227184 A JPS59227184 A JP S59227184A JP 10133983 A JP10133983 A JP 10133983A JP 10133983 A JP10133983 A JP 10133983A JP S59227184 A JPS59227184 A JP S59227184A
Authority
JP
Japan
Prior art keywords
paste
printed circuit
circuit board
recess
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10133983A
Other languages
English (en)
Inventor
清水 久吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIHON BUNKA SEIKOU KK
Original Assignee
NIHON BUNKA SEIKOU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIHON BUNKA SEIKOU KK filed Critical NIHON BUNKA SEIKOU KK
Priority to JP10133983A priority Critical patent/JPS59227184A/ja
Publication of JPS59227184A publication Critical patent/JPS59227184A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 近時、印刷方法によって、プリント基板面等に厚膜で導
体(プリント回路その他)、抵抗、コンデンサ等を形成
するのに、各種のペーストが用いられているが、本発明
は、スクリーン印刷方法を利用して、プリント基板、ガ
ラス板、その他の任意0面に形成した凹部にペーストを
電気的に適合する状態に充填する方法に係るものである
即ち、プリント基板等の製造工程の一部として、プリン
ト基板等の表裏面等に各種のペーストを厚膜状(例、2
00〜300ミクロン)に、印刷方法によって印刷乃至
塗布することは比較的容易であり、現在盛んに行われて
いるが、 プリント基板等の面に形成された凹部(例、深さ500
ミクロン、平面積5X I Ownの長方形の凹部)に
対して設定厚(例、200〜3ooミクロン)のペース
トを、特に電気的に適合した状態に充填することは全く
困難である。
例えば、第1図の(イ)の如く、四部lに対してペース
)Aを面一平面に充填することはスクイジーコを用いる
等によって容易に可能であるが、このようにして充填し
たペーストは、ペーストのの層厚が均一にならずよって
、均一な電気性能が得られず、まだ凹部の周辺部に残る
ために、例えば、プリント基板の凹部の周囲面にプリン
ト回路その他の導電部があると誤通電を生じる恐れがあ
って好ましくない。
また、スクリーン印刷などの印刷方法で凹部内に厚膜ペ
ーストを印刷乃至塗布できれば、均一な層厚のペースト
を凹部内に充填し得るが、もともと印刷方法は平面に対
する印刷を目的とするものであることから凹部内に印刷
することは不可能である。
更に別の手段として、凹部内に適量のペーストを注入す
ることも考えられるが、凹部の形状が極く小さく、特に
多数の凹部に対して定量宛注入することか難しい上に、
注入されたペーストを均一層厚にならして、しかも凹部
周回に誤って付着しないように処理することは全く困難
である。
本発明は上記の事情に鑑みてなされたものであり、方法
の一部にスクリーン印刷方法を利用し乍ら、凹部に対し
て直接臼tiillするのではなく、間接的にスクリー
ン印刷を利用することによって、凹部内に対して、極め
て簡単に、しかも電気的て適した適確な層厚、形状等に
自在に充填しうる方法を開発したものである。
即ち本発明方法は、 プリント基板、ガラス板等(以下、プリント基板等P)
の任意の面に形成された凹=U tの配置位の厚さで調
節)や凹部lの平面形状(例、四部lよシ僅かに小形な
長方形など)に合わせて印刷パターンを形成したスクリ
ーン3(通常のスクリーン印刷用のもの)を用いて、 スクリーン印刷方法によって13% K−’IJ ”+
 。
コーティングを施した、シリコンノートを面上に印刷を
行って、該ノートφ面上にスクリーン3の印刷パターン
(配置、形状、層厚等)の通電にペース)A全印刷して
、パターン状ペーストAを形成し、 次に、パターン状ペース)Aを形成したシリコンノート
弘とプリント基板等Pとを腹合せとして、シリコンノー
トtのパターン状ペーストAと四部lとを正確に相対設
置したのち、 シリコンノートψまたはプリント基板等P(極く薄い場
合)面を抑圧ロールS等で適宜押圧し、もって、シリコ
ンノートq上のパターン状ペーストAを凹部l内へ転位
せしめて、該凹部l内にペース)Aを目的の位置に、目
的の層厚、形状の通りに充填するようにしたものである
なお、本発明方法によって凹部に充填された各種のペー
ストは、爾後の焼結まだは乾燥、硬化等の処理によって
凹部内に、導電体、抵抗、コンデンサその他の電気的部
分として構成されるものである。
上記において、 ■)、ペーストは、近時電気目的に使用されている各種
のペーストであり、例えば、焼結用ペースト(導体用、
抵抗用、誘電体用等)、硬化性ベースト(例、カーボン
レジン、銀ペースト等)、乾燥性ペースト(銀ペースト
、了り了ダック等)、フリットレスペースト、感光性(
樹脂) ヘ−ス)等々である。
■)、スクリーンは、通電のスクリーン印刷用(各種繊
維、メタルその他)のものをそのま\使用するもので、
っ=19、印刷インキの代わりにペーストを用いるだけ
のことであるので、印刷パターンの形成は全く自由自在
であり、プリント基板等に形成された凹部の数、配置位
置、形状及び印刷なるパターン、層厚の印刷でも全く自
在に行いイ4する。
■)、上記スクリーンを用いてスクリーン印刷ヲ行う相
手方の、シリコンノートは、シリコンの素材特性からし
て全く接着性に欠けるので、該シリコン面上に印刷され
たパターン状ペーストハ、通常の紙その他に対する印刷
と異なり、謂わば、単にシリコン面上に載せられた(転
置された)だけの状態である。
■)、而して、印刷をしたシリコン面とプリント基板等
を腹合せにし、パターン状ペーストと凹部を相対した状
態で7リコンシートまたはプリント基板を相手方に対し
て適宜圧接すると、凹部内にシl)コン面が撓み込んで
、パターン状ペーストノ上面が凹部の底面に接触し、と
\で、上記の如くシリコン面はペーストに対し全く接着
性に欠けるのに対して、凹部側(プリント基板等、よっ
てプラスチック、ガラス等)はシリコンよりも遥かに強
い接着性(親和性)を有するので、パターン状ペースト
は容易にシリコン面から剥離して凹部底面に転位するこ
と\なるものである。
従って、上記本発明方法によれば、 l)、第3図の(イ)の如く、ガラス板等上に多数並列
設した凹部lに対して、−挙にペーストを充填でき、よ
って、例えば、各凹部lを点線の状態にカットして、多
数のチップを一挙に製造し得る。
2)、スクリーン印刷方法によるので、(ロ)の如き変
形、曲線状の凹部に対しても自在に充填し得る。
3)、(ハ)の如く凹部lに全面的に充填することも、
(ニ)、(ホ)、(へ)、の如く凹部lの周辺から設定
寸法間隔をおいて充填することもでき、特に(ニ)、(
ホ)、(へ)の如く充填すれば、焼結その他の処理によ
る目減りも全面が均等に行われるので、均等厚が得られ
て、電気性能が均質なものが製造でき、また、周囲が完
全に離隔するので、他の導電部等との該導電が避けられ
、電気的に安定した製品が得られる。
4)、(ホ)の如く薄くも、(ニ)の如く厚くも、う。
5)、(ト)、(チ)その他、ペーストの充填パターン
は、普通のスクリーン印刷と同じく全く自由自在である
【図面の簡単な説明】
第1図は、従来方法によるプリント基板等に形成された
凹部に対するペーストの充填方法例を示す説明図で、(
イ)は充填する図、(ロ)は該方法によって充填したも
のの焼結その他の処理後の状態を示す図、第2図の(イ
)、(ロ)、(ハ)、(ニ)は、本発明方法の工程順を
示す説明図、第3図の(イ)、(ロ)、(ハ)、(ニ)
、(ホ)、(へ)、(ト)、(チ)は本発明方法によっ
て凹部にペーストを充填した実施例図である。 何冊、P・・・フIJント基板等、A・・・ペースト、
l・・・凹部、コ・・・スクイジー、3・・スクリーン
、弘・・・ノリコンシート、s・・抑圧o−ル。

Claims (1)

  1. 【特許請求の範囲】 ■)、プリント基板等に形成された凹部の配置位置及び
    平面形状、また充填すべきペーストの層厚等に合わせて
    印刷パターンを形成したスクリーンを用いて、スクリー
    ン印刷方法によって、シリコンシート面上にスクリーン
    の印刷パターン通シにペーストを印刷して、該シート面
    上にパターン状ペーストを形成し、 次に、パターン状ペーストを形成したンリコンシートと
    プリント基板等とを腹合せとして、シリコンシート面の
    パターン状ペーストとプリント基板等の凹部とを正確に
    相対設置し、 ソリコンンートまたはプリント基板を相手方に向って適
    宜押圧し、もって、シリコンシート上のノ(ターン状ペ
    ーストを凹部内へ転位せしめて、該凹部内にペーストを
    目的の位置、層厚及び形状に充填するようにした、プリ
    ント基板等に形成された凹部にペーストを充填する方法
JP10133983A 1983-06-07 1983-06-07 プリント基板等に形成された凹部にペ−ストを充填する方法 Pending JPS59227184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10133983A JPS59227184A (ja) 1983-06-07 1983-06-07 プリント基板等に形成された凹部にペ−ストを充填する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10133983A JPS59227184A (ja) 1983-06-07 1983-06-07 プリント基板等に形成された凹部にペ−ストを充填する方法

Publications (1)

Publication Number Publication Date
JPS59227184A true JPS59227184A (ja) 1984-12-20

Family

ID=14298075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10133983A Pending JPS59227184A (ja) 1983-06-07 1983-06-07 プリント基板等に形成された凹部にペ−ストを充填する方法

Country Status (1)

Country Link
JP (1) JPS59227184A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516558A (en) * 1978-07-21 1980-02-05 Fuji Electric Co Ltd Voltage selective switching circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516558A (en) * 1978-07-21 1980-02-05 Fuji Electric Co Ltd Voltage selective switching circuit

Similar Documents

Publication Publication Date Title
KR970019795A (ko) 다층 회로기판 및 그 제조방법
JPS59227184A (ja) プリント基板等に形成された凹部にペ−ストを充填する方法
JPS60201696A (ja) フラツトパツケ−ジの半田付方法
JPS6233493A (ja) 転写シ−トの製造方法
JPS622592A (ja) 平滑型回路モジユ−ルの製造方法
JPS622593A (ja) 平滑型回路モジユ−ルの形成方法
JP2566424B2 (ja) 導電性回路転写箔およびその製造法
JP2522968B2 (ja) 印刷回路転写箔およびその製造法
JPH0316294Y2 (ja)
JPH0224395B2 (ja)
JPS6035981Y2 (ja) コネクタ
JPS60140788A (ja) パツド印刷による回路形成方法
JP4207216B2 (ja) 回路基板及びその製造方法
JPS63305502A (ja) 基板に抵抗回路を形成する方法
TW484102B (en) Method for producing a plastic object containing an electrically conducting structure
JPS59149087A (ja) 曲面印刷用転写体
JPS60175485A (ja) はんだ層形成方法
JPS5923588A (ja) プリント配線基板
JPS61220397A (ja) 回路モジユ−ルの製造方法
JPS61237490A (ja) 印刷配線板
JPS58115886A (ja) プリント配線板の製造方法
JPS6196797A (ja) 厚膜hic多層基板の製造方法
JPS59159595A (ja) 金属プリント基板の製造方法
JPH08195640A (ja) 電子部品の製造方法
JPS58202586A (ja) プリント配線板の製造方法