JPS59220846A - 情報処理システムの試験方法 - Google Patents
情報処理システムの試験方法Info
- Publication number
- JPS59220846A JPS59220846A JP58095049A JP9504983A JPS59220846A JP S59220846 A JPS59220846 A JP S59220846A JP 58095049 A JP58095049 A JP 58095049A JP 9504983 A JP9504983 A JP 9504983A JP S59220846 A JPS59220846 A JP S59220846A
- Authority
- JP
- Japan
- Prior art keywords
- test program
- test
- memory
- program
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野の説明）
本発明は情報処理システムの全体又は一部の試験を実施
するテストプログラムの記憶方法及びシステム試験方法
に関するものである。
するテストプログラムの記憶方法及びシステム試験方法
に関するものである。
（従来の技術の説明）
従来のシステム試験方法を第１図に示す。ＣＰＵはシス
テム１を制御するものでメモリをもっている。またＣ′
ｆＪＵは中央制御装置（ＣＰＲＪ幻の配下にある。デス
１−プログラムのすべての項目はシステムのオフライン
時にＣＰＲＪＤ配下のＣＰＵのメモリにストアされ、Ｃ
ＰＲＥがらの各種命令により配下のＣ１’Ｕが駆動され
各種システム試験を実行する。従ってすべてのテストプ
ログラムをストアするためにＣＩ）ＢＥ配下のＣＰ［Ｊ
のメモリ量が増大すること、オフライン時にテストプロ
グラムをストアするためにオンライン時にはテストプロ
グラムのバージョンアンプは困難であるといった欠点が
ある。
テム１を制御するものでメモリをもっている。またＣ′
ｆＪＵは中央制御装置（ＣＰＲＪ幻の配下にある。デス
１−プログラムのすべての項目はシステムのオフライン
時にＣＰＲＪＤ配下のＣＰＵのメモリにストアされ、Ｃ
ＰＲＥがらの各種命令により配下のＣ１’Ｕが駆動され
各種システム試験を実行する。従ってすべてのテストプ
ログラムをストアするためにＣＩ）ＢＥ配下のＣＰ［Ｊ
のメモリ量が増大すること、オフライン時にテストプロ
グラムをストアするためにオンライン時にはテストプロ
グラムのバージョンアンプは困難であるといった欠点が
ある。
（発明の目的）
本発明の目的はこれらの欠点を解決するためにテストプ
ログラムを外部記憶装置に保管し、ＣＰＲＥ配下のＣＰ
［Ｊのメモリ構成をＣＩ（Ｊ制御プログラム、テストプ
ログラム格納エリア及びワークエリアとし、テストプロ
グラムを各項目ごとにＣＰＩ（Ｅ 配下ＣＰＵにローデ
ィングするもので以下詳細に説明する。
ログラムを外部記憶装置に保管し、ＣＰＲＥ配下のＣＰ
［Ｊのメモリ構成をＣＩ（Ｊ制御プログラム、テストプ
ログラム格納エリア及びワークエリアとし、テストプロ
グラムを各項目ごとにＣＰＩ（Ｅ 配下ＣＰＵにローデ
ィングするもので以下詳細に説明する。
（第１の実施例の構成および動作、作用の説明）第２図
は本発明の第１の実施例であって外部記録装置をＣＰＲ
Ｅに接続したものであり、２１は中央制御装置（ＣＰＭ
）、２２はＣＰＲＥの配下でシステムノ監視試験ヲ行
す５装置（ＳＴＣ）、２３ ｋＺ Ｓ’ｌ”Ｃシステム
のプロセッサ（ＣＰＵ ）、２４は０℃のメモリ、２５
は外部記録装置、２６はＣＩ”ＲＥとその配下のシステ
ムを接続するバス（ＳＰババス、２７はＳＰバストｉｆ
ｆとのインターフェイス（ＩＮＦ ）である。
は本発明の第１の実施例であって外部記録装置をＣＰＲ
Ｅに接続したものであり、２１は中央制御装置（ＣＰＭ
）、２２はＣＰＲＥの配下でシステムノ監視試験ヲ行
す５装置（ＳＴＣ）、２３ ｋＺ Ｓ’ｌ”Ｃシステム
のプロセッサ（ＣＰＵ ）、２４は０℃のメモリ、２５
は外部記録装置、２６はＣＩ”ＲＥとその配下のシステ
ムを接続するバス（ＳＰババス、２７はＳＰバストｉｆ
ｆとのインターフェイス（ＩＮＦ ）である。
これの動作を説明すると、まずＣＰＲＥ配下のシステム
ＳＴＣのＣＰＵはメモリにある制御プログラムを駆動す
る。制御プログラムはＣＰＲＢから送られてくるテスト
プログラムをメモリテストプログラムエリアへ格納する
プログラム（５ＴＯＰ ）と、格納されたテストプログ
ラムを駆動するプログラム（Ｓ’１ＡＲＴ ）の２種類
があり、通常は５ＴＯＰプログラムが作動している。次
にＣＰ厄は外部記憶装置よりテストプログラムのうち任
意の一項目（ＴＳＴ ｔ ）をデータとして引き上げＳ
ＰババスＩＮＦを介してシステムＳτの０町にデータと
して転送する。ＣＰＵではＣＰＩＩ（Ｅから転送された
テストプログラムを順次メモリ内テストプログラムエリ
アに格納してい（。ＣＰＲＥはＴＳＴｔのすべてのテス
トプログラムの転送終了後システム試験開始命令を送り
面ｔを駆動させろ。ＣＰＵではＣＰ匹からのシステム試
験開始命令により卵凹状態となり格納されたＴＳｉ”
ｔプログラムを駆動することによりシステム試験を行な
う。システム試験終了後ＣＰＵはＳ’ｌ”ＯＰ状態とな
る。
ＳＴＣのＣＰＵはメモリにある制御プログラムを駆動す
る。制御プログラムはＣＰＲＢから送られてくるテスト
プログラムをメモリテストプログラムエリアへ格納する
プログラム（５ＴＯＰ ）と、格納されたテストプログ
ラムを駆動するプログラム（Ｓ’１ＡＲＴ ）の２種類
があり、通常は５ＴＯＰプログラムが作動している。次
にＣＰ厄は外部記憶装置よりテストプログラムのうち任
意の一項目（ＴＳＴ ｔ ）をデータとして引き上げＳ
ＰババスＩＮＦを介してシステムＳτの０町にデータと
して転送する。ＣＰＵではＣＰＩＩ（Ｅから転送された
テストプログラムを順次メモリ内テストプログラムエリ
アに格納してい（。ＣＰＲＥはＴＳＴｔのすべてのテス
トプログラムの転送終了後システム試験開始命令を送り
面ｔを駆動させろ。ＣＰＵではＣＰ匹からのシステム試
験開始命令により卵凹状態となり格納されたＴＳｉ”
ｔプログラムを駆動することによりシステム試験を行な
う。システム試験終了後ＣＰＵはＳ’ｌ”ＯＰ状態とな
る。
以上の段階をテスト項目ごとに随時性なう。
（第１の実施例の効果の説明）
以上説明したように、第１の実施例ではテストプログラ
ムをＣＰＲＢに接続されている外部記憶装置に保管して
必要な時にＣＰＲＥ配下のＣ’ＰＵに転送駆動するため
にテストプログラムのバージョンアップがシステムオン
ライン時にも容易にできる。
ムをＣＰＲＢに接続されている外部記憶装置に保管して
必要な時にＣＰＲＥ配下のＣ’ＰＵに転送駆動するため
にテストプログラムのバージョンアップがシステムオン
ライン時にも容易にできる。
またテストプログラムを転送駆動することにより従来の
すべての項目のテストプログラムを転送するのとは異な
りＣＰＲＥ配下のＣＰＵのメモリ容量の節約、テストプ
ログラムの容量の制約をうけにくいという利点がある。
すべての項目のテストプログラムを転送するのとは異な
りＣＰＲＥ配下のＣＰＵのメモリ容量の節約、テストプ
ログラムの容量の制約をうけにくいという利点がある。
（第２以下の実施例の説明）
第１の実施例は外部記憶装置をＣＰ）（Ｅに接続して説
明したが、第３図、第４図に示す如く外部記録装置をＣ
ＰＩ（Ｅ配下のシステム８ＴＣ（第３図）に含めてもよ
いし、ＣＰＲＢおよび外部記憶装置を遠隔システム（第
４図）に置き公知の転送手段をもってシステムに転送し
テストプログラムを実行しても同様の効果が生じる。
明したが、第３図、第４図に示す如く外部記録装置をＣ
ＰＩ（Ｅ配下のシステム８ＴＣ（第３図）に含めてもよ
いし、ＣＰＲＢおよび外部記憶装置を遠隔システム（第
４図）に置き公知の転送手段をもってシステムに転送し
テストプログラムを実行しても同様の効果が生じる。
（発明の詳細な説明）
本発明は複数項目のテストプログラムを外部記憶装置に
保管しておき試験実施時に前記テストプログラムの中で
必要な項目のテストプログラムをＣＰＩＩＢ配下のＣＰ
Ｕに送りシステム試験を実行するのでテストプログラム
のバージョンアップ、ＣＰＵのメモリの節約、テストプ
ログラムの容量に制約をうけにくいなどの利点がある。
保管しておき試験実施時に前記テストプログラムの中で
必要な項目のテストプログラムをＣＰＩＩＢ配下のＣＰ
Ｕに送りシステム試験を実行するのでテストプログラム
のバージョンアップ、ＣＰＵのメモリの節約、テストプ
ログラムの容量に制約をうけにくいなどの利点がある。
第１図は従来のシステムにおけるＣＰＲＥ配下のＣＩ’
Ｕ内メモリに格納されるテストプログラムを説明する図
、第２図は本発明の一実施例、第３図と第４図は本発明
の他の実施例の説明図である。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
Ｕ内メモリに格納されるテストプログラムを説明する図
、第２図は本発明の一実施例、第３図と第４図は本発明
の他の実施例の説明図である。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
Claims (2)
- （１） メモリをもちプログラム動作をする制御装置
（ＣＰＵ ）をもつ情報処理システムの試験方法におい
て、試験のためのテストプログラムを外部記憶装置に格
納しておき、試験実施時にテストプログラムを外部記憶
装置よりデータとしてＣＰＵを介してメモリにローディ
ングし、ローディングされ、験 たテストプログラムな実ｌしてシステムをテストするこ
とを特徴とする情報処理システムの試験方法。 - （２） 前記テストプログラムが試験項目毎に分割さ
れており、メモリへのローディングが試験項目毎に行な
われることを特徴とする特許請求の範囲第１項記載の情
報処理システムの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58095049A JPS59220846A (ja) | 1983-05-31 | 1983-05-31 | 情報処理システムの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58095049A JPS59220846A (ja) | 1983-05-31 | 1983-05-31 | 情報処理システムの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59220846A true JPS59220846A (ja) | 1984-12-12 |
Family
ID=14127199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58095049A Pending JPS59220846A (ja) | 1983-05-31 | 1983-05-31 | 情報処理システムの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111330A (ja) * | 1985-11-11 | 1987-05-22 | Sony Corp | プログラム転送装置 |
| JPS6373339A (ja) * | 1986-09-17 | 1988-04-02 | Toshiba Corp | 携帯可能電子装置のテスト方法 |
| JP2003022196A (ja) * | 2001-07-06 | 2003-01-24 | Nec Corp | 携帯端末におけるテストプログラムの自動実行方法 |
-
1983
- 1983-05-31 JP JP58095049A patent/JPS59220846A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111330A (ja) * | 1985-11-11 | 1987-05-22 | Sony Corp | プログラム転送装置 |
| JPS6373339A (ja) * | 1986-09-17 | 1988-04-02 | Toshiba Corp | 携帯可能電子装置のテスト方法 |
| JP2003022196A (ja) * | 2001-07-06 | 2003-01-24 | Nec Corp | 携帯端末におけるテストプログラムの自動実行方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59220846A (ja) | 情報処理システムの試験方法 | |
| JP3178377B2 (ja) | バス負荷試験方法及びシステム | |
| JPH0332143A (ja) | マルチ分散制御交換システムのプロセッサ増設方法 | |
| CN116954666A (zh) | 阵列卡的固件刷新方法和装置、存储介质及电子设备 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH0229141A (ja) | 手順切換え処理方式 | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JPS62257542A (ja) | 計算機システムの診断方法 | |
| JPS615353A (ja) | 試験制御方式 | |
| JPS59109931A (ja) | 集中管理システムにおける定数デ−タ転送方法 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS62126443A (ja) | シミユレ−タによる試験実行方式 | |
| JPH02161548A (ja) | アダプタに対するプログラムローディング方式 | |
| JPS6149254A (ja) | 入出力処理装置の試験方式 | |
| JPS5851293B2 (ja) | デ−タ交換制御方式 | |
| JPH02292640A (ja) | メモリダンプ採取方式 | |
| JPS62229339A (ja) | マイクロプログラム診断方式 | |
| JPS63311446A (ja) | 論理装置の電源切断投入機能試験方式 | |
| JPS62120548A (ja) | 情報処理システムの試験方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS6029981B2 (ja) | 試験装置 | |
| JPS62134740A (ja) | 多重化構成された制御系の初期プログラムロ−ド方式 | |
| JPH0384649A (ja) | バッファ制御方式 |