JPS62134740A - 多重化構成された制御系の初期プログラムロ−ド方式 - Google Patents
多重化構成された制御系の初期プログラムロ−ド方式Info
- Publication number
- JPS62134740A JPS62134740A JP60274948A JP27494885A JPS62134740A JP S62134740 A JPS62134740 A JP S62134740A JP 60274948 A JP60274948 A JP 60274948A JP 27494885 A JP27494885 A JP 27494885A JP S62134740 A JPS62134740 A JP S62134740A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- temporary memory
- processing
- bus cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の、；Ｙ契１１な説明
〔発明の利用分野〕
本発明は冬１１【化された処理袋［Ｉ″′ｔで（済成さ
れた制御系において、特に各処理袋Ｐ（間が情報転送装
置で接続されている複数の処理装置への初期プログラム
転送に関する。
れた制御系において、特に各処理袋Ｐ（間が情報転送装
置で接続されている複数の処理装置への初期プログラム
転送に関する。
従来の装置は、特開昭５６−１００５８６号に記載され
ているように処理実行系の処理装置が初期プロゲラ１１
０−ド（以ドＩＰＬと呼ぶ）完了後に自動的に待機系の
処理装置を起動して処理実行系のファイルメモリから待
機系テンポラリメモリへ初＋１ＪＩプログラムをロード
する方式であり起動時の操作性しいては保守性の向」−
をもたらしていた。しかし、全てのテンポラリメモリへ
のｒ ｔ） Ｌ完了に要する時間については配置１課さ
れていなかった。
ているように処理実行系の処理装置が初期プロゲラ１１
０−ド（以ドＩＰＬと呼ぶ）完了後に自動的に待機系の
処理装置を起動して処理実行系のファイルメモリから待
機系テンポラリメモリへ初＋１ＪＩプログラムをロード
する方式であり起動時の操作性しいては保守性の向」−
をもたらしていた。しかし、全てのテンポラリメモリへ
のｒ ｔ） Ｌ完了に要する時間については配置１課さ
れていなかった。
本発明の目的は４１１【化された各処理袋ｈゝ“１に対
し、短時間でかつ信頼性の高い初期プロゲラｔ１０−１
〜（ＩＩＩＴ、）する方式に関するものである。
し、短時間でかつ信頼性の高い初期プロゲラｔ１０−１
〜（ＩＩＩＴ、）する方式に関するものである。
本発明は４１１【化構成の処理装置において、処理実行
系となる系のファイルメモリがら自系を含む全ての系テ
ンポラリメモリへ同一のバスサイクルにて初期プログラ
ムを転送することで、転送に要する時間と各テンポラリ
メモリの不一致となる可能性を極小にし、かつ応答信号
の時間監視を行うことで信頼性を高めたプログラムロー
ド方式である。
系となる系のファイルメモリがら自系を含む全ての系テ
ンポラリメモリへ同一のバスサイクルにて初期プログラ
ムを転送することで、転送に要する時間と各テンポラリ
メモリの不一致となる可能性を極小にし、かつ応答信号
の時間監視を行うことで信頼性を高めたプログラムロー
ド方式である。
本発明ＴＩ）ｌ、方式における多重化された処理装置数
を２とした場合の一実施例を第１図を参照して説明する
。第１図は処理実行系１と待機系２で枯成されており、
各処理系には処理′４Ａ首１．１と２．１を中心としテ
ンポラリメモリ１．２と２．２゜情報転送装置Ｒ１，３
と２．３．ファイルメモリ１．４と２．４が図示の如く
接続されており、処理実行系のにたろ処理′４Ａ置１．
１は外部より起動を受けた後に処理実行系のファイルメ
モリ１．４を起動してｒ Ｐ Ｌ動作を開始する。起１
ｔｌｔ後、前記ファイルメモリ１．４は白系のテンポラ
リメモリ１．２へ直接プログラムの転送を行うが、この
時に同一のバスサイクル中に情報転送装置１．：３と２
．３を通して待機系テンポラリメモリ２．２へも転送さ
れる。この際、自系テンポラリメモリ１．２の応答信号
は直接ファイルメモリ１．４へ伝達され、待機系テンポ
ラリメモリ２．２の応答信号は情報転送装置２．３と１
．３を経由してファイルメモリ１．４に伝達される。フ
ァイルメモリ１．４ではこの両者の応答信号入力を確認
して実行中のバスサイクルを終了する。この時点でテン
ポラリメモリ１．２と２．２にはバスサイクルで転送さ
れたデータが書き込まれており、同様なバスサイクルを
繰り返すことによりテンポラリメモリ１．２へのみ初期
プログラムの転送を行う場合と大差ない時間でテンポラ
リメモリ１．２と２．２の両者へのプログラムの転送が
完了する。
を２とした場合の一実施例を第１図を参照して説明する
。第１図は処理実行系１と待機系２で枯成されており、
各処理系には処理′４Ａ首１．１と２．１を中心としテ
ンポラリメモリ１．２と２．２゜情報転送装置Ｒ１，３
と２．３．ファイルメモリ１．４と２．４が図示の如く
接続されており、処理実行系のにたろ処理′４Ａ置１．
１は外部より起動を受けた後に処理実行系のファイルメ
モリ１．４を起動してｒ Ｐ Ｌ動作を開始する。起１
ｔｌｔ後、前記ファイルメモリ１．４は白系のテンポラ
リメモリ１．２へ直接プログラムの転送を行うが、この
時に同一のバスサイクル中に情報転送装置１．：３と２
．３を通して待機系テンポラリメモリ２．２へも転送さ
れる。この際、自系テンポラリメモリ１．２の応答信号
は直接ファイルメモリ１．４へ伝達され、待機系テンポ
ラリメモリ２．２の応答信号は情報転送装置２．３と１
．３を経由してファイルメモリ１．４に伝達される。フ
ァイルメモリ１．４ではこの両者の応答信号入力を確認
して実行中のバスサイクルを終了する。この時点でテン
ポラリメモリ１．２と２．２にはバスサイクルで転送さ
れたデータが書き込まれており、同様なバスサイクルを
繰り返すことによりテンポラリメモリ１．２へのみ初期
プログラムの転送を行う場合と大差ない時間でテンポラ
リメモリ１．２と２．２の両者へのプログラムの転送が
完了する。
この間、処理実行系の応答（ｉ号監視装置１．５では毎
バスサイクルにおいてバスサイクル開始時点から両系の
テンポラリメモリ１．２と２．２の応答信号が検出され
るまでの時間監視を行い応答信ｔ）検出が規定時間以上
となった場合はシステムリセット線ａにて処理装置１．
１に対して再起動を行わせる。
バスサイクルにおいてバスサイクル開始時点から両系の
テンポラリメモリ１．２と２．２の応答信号が検出され
るまでの時間監視を行い応答信ｔ）検出が規定時間以上
となった場合はシステムリセット線ａにて処理装置１．
１に対して再起動を行わせる。
尚、前記第１図で示した実施例は処理実行系が１ケ、待
機系が１ケの場合であるが、待機系が２ケ以トの場合で
あっても前記と同様にプログラムの転送を行うことが出
来る。
機系が１ケの場合であるが、待機系が２ケ以トの場合で
あっても前記と同様にプログラムの転送を行うことが出
来る。
本発明によれば各処理装置系に主たる処理装置、テンポ
ラリメモリ、ファイルメモリ、応答時間監視装置が」を
備された制御系において、初期プログラムロード時、処
理実行系のファイルメモリから自系のテンポラリメモリ
へのｌ訳送のみならずシステム全体の信頼性向上の為多
重系（１１成化された他の他の待機系のテンポラリメモ
リへの転送をも同一のバスサイクルで行うことで、多重
系構成システムにおける初期プロゲラ１５０一ド時間を
１重系システムの場合と大差ない時間で行い、かつ処理
実行系のファイルメモリかρ）全てのテンポラリメモリ
への転送を行うことでファイルメモリ間の不一致による
テンポラリメモリ内容の不一致化の可能性を排除出来る
と共に、テンポラリメモリからの応答信号を監視してい
ることで高い信頼性を有した初期プログラム転送を行え
る６
ラリメモリ、ファイルメモリ、応答時間監視装置が」を
備された制御系において、初期プログラムロード時、処
理実行系のファイルメモリから自系のテンポラリメモリ
へのｌ訳送のみならずシステム全体の信頼性向上の為多
重系（１１成化された他の他の待機系のテンポラリメモ
リへの転送をも同一のバスサイクルで行うことで、多重
系構成システムにおける初期プロゲラ１５０一ド時間を
１重系システムの場合と大差ない時間で行い、かつ処理
実行系のファイルメモリかρ）全てのテンポラリメモリ
への転送を行うことでファイルメモリ間の不一致による
テンポラリメモリ内容の不一致化の可能性を排除出来る
と共に、テンポラリメモリからの応答信号を監視してい
ることで高い信頼性を有した初期プログラム転送を行え
る６
第１図は多重化度を２とした場合の制御系ブロック図を
示す。 １・・・処理実行系、２・・・待機系、１．ｌ、２．１
・・・処理装置、１．２，２．２・・・テンポラリメモ
リ、１．３，２．３・・・情報転送装置、Ｌ、４，２．
４・・・ファイルメモリ、１．５，２．５・・・応答時
間監視装置、ａ、ｂ・・・システムリセット線。
示す。 １・・・処理実行系、２・・・待機系、１．ｌ、２．１
・・・処理装置、１．２，２．２・・・テンポラリメモ
リ、１．３，２．３・・・情報転送装置、Ｌ、４，２．
４・・・ファイルメモリ、１．５，２．５・・・応答時
間監視装置、ａ、ｂ・・・システムリセット線。
Claims (1)
- 各処理装置間に情報転送装置を有した複数の装置から成
り、そのうちの１ケを処理実行系とし他は全て待機系と
する制御系において、各処理装置にはテンポラリメモリ
が接続されまた少なくとも処理実行系にはプログラムが
常駐しているファイルメモリが接続されており、初期プ
ログラムロード時にファイルメモリに格納されているプ
ログラムを、処理実行系に接続されている監視装置によ
る各テンポラリメモリからの応答信号監視下において、
処理実行系には直接に、また他の待機系テンポラリメモ
リには情報転送装置を介して同一のバスサイクルにて転
送が完了成らしめることを特徴とする初期プログラムロ
ード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274948A JPS62134740A (ja) | 1985-12-09 | 1985-12-09 | 多重化構成された制御系の初期プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274948A JPS62134740A (ja) | 1985-12-09 | 1985-12-09 | 多重化構成された制御系の初期プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134740A true JPS62134740A (ja) | 1987-06-17 |
Family
ID=17548784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274948A Pending JPS62134740A (ja) | 1985-12-09 | 1985-12-09 | 多重化構成された制御系の初期プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176232A (ja) * | 2008-01-28 | 2009-08-06 | Fujitsu Ltd | 起動装置、起動方法、及び、起動プログラム |
-
1985
- 1985-12-09 JP JP60274948A patent/JPS62134740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176232A (ja) * | 2008-01-28 | 2009-08-06 | Fujitsu Ltd | 起動装置、起動方法、及び、起動プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58197553A (ja) | プログラム監視装置 | |
| JPS6250944A (ja) | マルチプロセッサシステム | |
| JPS62134740A (ja) | 多重化構成された制御系の初期プログラムロ−ド方式 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPS61125652A (ja) | 制御システム | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPH0586582B2 (ja) | ||
| JPH03100736A (ja) | パトロール診断装置 | |
| JPS599927B2 (ja) | デ−タ転送制御方式 | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPH03161845A (ja) | 情報処理装置 | |
| JPH08287004A (ja) | データ処理装置 | |
| JPS6231386B2 (ja) | ||
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPS5987527A (ja) | 初期プログラムロ−ド方式 | |
| JPS62162157A (ja) | プログラムロ−デイング方式 | |
| JPH03136158A (ja) | マルチプロセッサシステム | |
| JPS6127793B2 (ja) | ||
| JPH04320539A (ja) | 演算装置 | |
| JPH06259369A (ja) | 情報処理装置 | |
| JPS59158428A (ja) | サブチヤネル制御方式 | |
| JPS6188351A (ja) | プログラムロ−ド方式 | |
| JPS61213949A (ja) | センス情報処理方式 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH01211039A (ja) | 情報処理装置 |