JPS6127793B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の上位装置（例えば入出力チヤ
ネル、入出力制御装置）によつて共有される入出
力装置（例えば入出力制御装置、入出力機器）に
関するものである。

フアイル共有や信頼度向上等のために、１つの
入出力装置が複数の上位装置に接続されてプログ
ラム制御で切換えることが行われている。このと
き、１つの入出力装置が３つ以上の上位装置に接
続されていると以下に示す様な問題があつた。

第１図を参照して一例を示す。今、入出力機器
DEVが、入出力制御装置IOC１を介して中央処理
装置CPU１によつて使用されているときに、入
出力制御装置IOC１が故障したものとする。従
来、入出力機器DEVは入出力制御装置IOC１の故
障を検出すると以下のいずれかの処理をとつてい
た。

(a) 入出力機器DEVを入出力制御装置IOC１に占
有されたままとしておき、入出力制御装置IOC
１の回復を待つ。この場合、入出力制御装置
IOC１が復旧しないと、他の入出力制御装置か
らもこの入出力機器DEVが使用できないとい
う問題をもつている。

(b) 入出力機器DEVを入出力制御装置IOC１から
解放し、他の入出力制御装置から使用可能とす
る。この場合、中央処理装置CPU１が入出力
制御装置IOC２を介して処理を続行しようとし
ても、その間に入出力制御装置IOC３を経由し
て中央処理装置CPU２に入出力機器DEVをと
られてしまうという問題をもつている。特に入
出力機器DEVが磁気デイスク等で、フアイル
やデイレクトリの更新途中に入出力制御装置
IOC１が故障した場合には、予盾したフアイル
を中央処理装置CPU２が処理する恐れがあ
る。

(c) 入出力制御装置IOC１の故障後一定時間内
に、入出力制御装置IOC１が復旧しなかつた場
合に、入出力機器DEVを解放する。この場合
には、上記期間の設定が短いと中央処理装置
CPU１の代替パス切換えが間に合わない可能
性があり、長いと中央処理装置CPU１の故障
時等に中央処理装置CPU２が不当に長い時間
待たされるという問題がある。

本発明は、従来の上記事情に鑑みてなされたも
のであり、従つて本発明の目的は、入出力機器等
特定の資源を使用中の上位装置が故障した際に、
該上位装置の代替上位装置を予め指定しておくこ
とにより、前記諸問題を解決することができる新
規な共用入出力装置を提供することにある。

本発明によれば、自装置および下位装置の各資
源ごとに、現在その資源を占有して使用している
上位装置と該上位装置の事故時にこの上位装置に
代わつてその資源を占有して使用するべき代替上
位装置を予め記憶しておく記憶手段と、代替バス
への切換え時に前記資源が第３者によつて使用さ
れるのを防止する手段とを備えた共用入出力装
置、が与えられる。

次に本発明をその良好な一実施例について図面
を参照しながら詳細に説明する。

第２図は本発明を入出力制御装置に適用した場
合の一実施例を示すブロツク図である。図に於
て、IOCは本発明を適用した入出力制御装置であ
る。DEV０〜DEV７は入出力制御装置IOCによ
つて制御される入出力機器であり、DP０〜DP７
は入出力機器DEV０〜DEV７を接続するための
入出力制御装置IOCのポートである。また、CH
０〜CH３は入出力制御装置IOCを制御する入出
力チヤネルであり、CP０〜CP３は入出力チヤネ
ルCH０〜CH３を接続するための入出力制御装置
IOCのポートである。更に、CPU０、CPU１は
中央処理装置を示し、またLMは入出力制御装置
IOCの内部にある記憶手段である。

第３図は記憶手段LMのうち、本発明にかかる
部分を示したものである。以後、これを占有者と
呼ぶ。占有者表は、各入出力機器ごとに現占有者
および次占有者の有無と、有の場合、その占有者
の入出力チヤネルポート番号を記憶できる。

以後、入出力機器DEV０にのみ着目して説明
する。

(a) 初期設定時（例えば電源投入時、初期設定用
スイツチ操作時）には、現占有者も次占有者も
定義されていない（即ち、どの入出力チヤネル
からも入出力機器DEV０を使用できるものと
する。このとき、入出力機器DEV０の占有者
表は第４図の様になつている。

(b) 次に、中央処理装置CPU０から入出力チヤ
ネルCH０を介して入出力機器DEV０を使用す
るために入出力機器DEV０の占有者表をロー
ドするコマンド（SET TENANT TABLEコ
マンド、以下STTコマンドと呼ぶ）が出され
る。本例では、入出力機器DEV０は今誰にも
占有されていないので、本コマンドは受付けら
れ、占有者表は第４図の様にされる。本実施
例では、占有者表にロードするデータはソフト
ウエアから与えられるものと仮定しているの
で、現占有者と次占有者を任意に設定できる
が、通常は現占有者としては自分自身を、次占
有者としては自分自身が接続されている中央処
理装置（またはこれに密結合されている他の中
央処理装置）に接続されている入出力チヤネル
ポート（代替パス）を指定する。代替パスが存
在しない場合には、次占有者なしと指定する
（この場合STTコマンドは、従来のSEIZEコマ
ンドとほぼ同一の機能となる）。

本例では、ポートCP０が現占有者、ポート
CP１が次占有者と指定されたので、以後入出
力機器DEV０に対するコマンドはポートCP０
からのもののみが受付けられ、それ以外からの
ものはステータスの読取り等若干の例外を除い
てすべて拒否される。

(c) この状態で、入出力チヤネルCH０が故障し
た場合を考える。入出力チヤネルCH０が故障
すると、中央処理装置CPU０および入出力制
御装置IOCによつて何らかの方法で検出され
る。本例では、入出力チヤネルCH０と中央処
理装置CPU１および入出力制御装置IOCのそれ
ぞれとの間のインタフエース上に入出力チヤネ
ルCH０が動作可能であることを表す信号があ
り、例えばこの信号が論理“１”から論理
“０”に変化したことによつて入出力チヤネル
CH０の故障を検出するものする。

入出力制御装置IOCは、上記手段によつて入
出力チヤネルCH０／ポートCP０の事故を検出
すると、占有者表を参照して、新たに入出力機
器DEV０の占有者となるべきものを決定す
る。本例ではポートCP１が次占有者とされて
いるので、ポートCP１を現占有者とし、今ま
で現占有者であつたポートCP０を次占有者と
する（これは入出力チヤネルCH１／ポートCP
１に事故が発生したとき、入出力チヤネルCH
０／ポートCP０が既に復旧していれば再びポ
ートCP０を入出力機器DEV０の占有者とする
ためである）。この結果、占有者表は第４図
の様になる。上記に於て、現占有者から次占有
者への切換えは例えばシフトレジスタと一致回
路を設けることによつて容易に実現することが
できる。即ち、上記の事故検出信号によつてシ
フトレジスタを作動せしめ、第４図の占有者
表を第４図の如く書き換える。次に一致回路
によつて第４図の現占有者番号とSTTコマ
ンドとを比較し、一致すれば動作を続行し、一
致しなければエラーを出力する。

(d) この状態で動作中に、入出力チヤネルCH
０／ポートCP０が復旧しないうちに入出力チ
ヤネルCH１／ポートCP１にも事故が発生した
場合には、占有者表は第４図の様にリセツト
され、必要ならばポートCP２、ポートCP３を
介して中央処理装置CPU１に報告する。この
とき、事故前の占有者表の状態はステータスと
して報告され、使用中に入出力チヤネルCH
０／ポートCP０と入出力チヤネルCH１／ポー
トCP１が共に動作不能になつたことを表示す
る。これにより、中央処理装置CPU１は適当
な処理を行う。

なお、次占有者が指定されていない状態（例
えば第４図）で現占有者に事故があつたとき
にも入出力制御装置IOCは次占有者が動作不能
なときと同様な処理を行う。

(e) 第４図の状態で動作を完了し、中央処理装
置CPU０がもはや入出力機器DEV０を占有し
ておく必要がなくなつたときには、占有者表に
０をロードする。STTコマンドを出せばよ
い。

次に本発明の一実施例を更に具体的に説明す
る。

第５図は、第２図の入出力制御装置１０Ｃを書
き直したものである。マイクロプロセツサ
PROC、記憶手段LM、チヤネルポートCP０〜
３、及びデノバイスポートDP０〜３がバスを介
して接続されている。プロセツサPROCはバスを
介して記憶手段LMの内容を読み書きできる。ま
た、プロセツサPROCは同じくバスを介して各ポ
ートの状態を調べ、チヤネルやデバイスから送ら
れてきた各種情報を受け取り、逆に各ポートを制
御し、チヤネルやデバイスに各種情報を送ること
ができる。

第６図〜第１０図は、第５図のマイクロプロセ
ツサPROCの処理を示す流れ図である。第６図は
初期設定ルーチン、第７図は待ち時間処理、第８
図は入出力チヤネルが動作可能であることを表す
信号OP０が論理“１”から論理“０”に変化し
たことを検出したことによつて起動される事故処
理ルーチン、第９図はコマンド処理ルーチン、第
１０図はSTTコマンド実行ルーチンである。次
に各ルーチンの動作を説明する。

第６図の初期設定ルーチンは、初期設定時に起
動される。TT(J)は占有者表のデバイスDEVjに
対応するエントリを表わす。したがつて第６図は
占有者をすべて“０”に初期設定することを表し
ている。

第７図の待ち時間処理ルーチンは、各ポートに
処理要求があるか否かを順に調べる。処理要求が
あるとその処理を行う。ここではデバイスポート
DPの処理について省略し、チヤネルポートCPの
処理についてのみ記す。OP０の信号が“１”
“０”に変化し（ダウン）したときには第８図の
事故処理ルーチン、そうでないときには第９図の
コマンド処理ルーチン起動される。

第８図はOP０信号が“０”になつたときに起
動される事故処理ルーチンである。占有者表の各
エントリを順々に読み出して以下の処理を行う。
ビツト０が“０”のとき即ち現占有者がないとき
には、このデバイスポートに対するエントリに対
しては何も行わない。ビツト１〜３、即ち現占有
者が他のチヤネルポートを指しているときにも同
様である。ビツト４が“０”のとき、即ち次占有
者がないときにはこのデバイスポートに対するエ
ントリを０にクリアする。即ち、このデバイスに
対する占有者はなくなる。ビツト５〜７、即ち次
占有者が指定するチヤネルポートのOP０信号が
“０”のとき、即ち次占有者が動作不能のときに
も同様である。それ以外のとき、即ち現占有者が
OP０信号が“０”になつたチヤネルポートを指
していて次占有者が定義されておりかつそれが動
作可能であれば、現占有者と次占有者を入れかえ
る（これは例えば８ビツトをローテートシフトす
ることによつて可能である）。以上をすべてのデ
イバスポートについて行う。

第９図はコマンド処理ルーチンである。ステー
タス読み出しコマンド等のときには無条件で実行
を許可する。それ以外のコマンドのときには対応
する占有者表のエントリを読み出す。このビツト
０が“０”、即ち現占有者がないとき及びビツト
０が“１”でビツト１〜３がこのコマンドが指定
しているデバイスと一致しているときにはこのコ
マンドを実行する。そうでないときには、このコ
マンドを実行せず否定する。否定するには、例え
ばチヤネルポートCPとチヤネルCHの間に否定を
表す信号線を設け、これを“１”に設定する。

第１０図はSET TENANT TABLE（STT）
コマンドの実行を表す流れ図であり、コマンドに
伴つて送らてきたデータをそのまま占有者表の対
応するエントリに格納する。

以上本発明はその良好な一実施例について説明
されたが、それは単なる例示的なものであり、こ
こで説明された実施例によつてのみ前記した本願
特許請求の範囲が限定されるものでないことは勿
論である。従つて、以下に示す例はすべて本発明
の実施例となることは明白である。

(1) 以上の説明は入出力制御装置に本発明を適用
したものであるが、入出力制御装置ではなく、
入出力機器に本発明を適用した装置。

(2) 現占有者の事故時に現占有者を次占有者に直
ちに切換えるのではなく、ある猶予期間内に復
旧しなかつた場合にのみ切換える様にした装
置。

(3) 次占有者のみならず、次々占有者、次々々占
有者等をも記憶し、処理する装置。

(4) 次占有者を現占有者とするときに、旧現占有
者を次占有者とせずに、次占有者を以前のまま
に保つか、次占有者なしとする装置。

(5) 現占有者、次占有者の他に前占有者を記憶す
る手段を有し、次占有者であつたものが現占有
者となつているときに、その現占有者に事故が
あつた場合には前占有者が復旧していればこれ
を再び新現占有者とする装置。

(6) STTコマンドのデータに対して制限を加え
る装置、また、現占有者はデータとして与える
のではなく、入出力制御装置がこのコマンドを
受取つた入出力チヤネルポートを自動的に現占
有者とする装置。

(7) 占有の解除をSTTコマンド以外のコマンド
で行う装置。

本発明は、以上説明したように、予め入出力装
置に代替パスを記憶させておくことにより、資源
を第３者にとりあげられることなく代替パスへ切
換えることを可能とする効果がある。

【図面の簡単な説明】

第１図は共用入出力機器を有する従来のシステ
ムのブロツク図、第２図は本発明を入出力制御装
置に適用した場合に於ける一実施例を示すシステ
ムのブロツク図、第３図は占有者表の構成図、第
４図は個々の時点における入出力機器DEV０用
の占点有者表の内容を示す図、第５図は第２図の
入出力制御装置を書き直した図、第６〜第１０図
は第５図に示したマイクロプロセツサの処理を示
す流れ図であり、そのうち、第６図は初期設定ル
ーチン、第７図は待ち時間処理ルーチン、第８図
は事故処理ルーチン、第９図コマンド処理ルーチ
ン、第１０図はSTTコマンド実行ルーチンをそ
れぞれ示す図である。 CPU０〜CPU２…中央処理装置、CH０〜CH
３…入出力チヤネル、CP０〜CP３…ポート、
DEV，DEV０〜DEV７…入出力機器、IOC，
IOC１〜IOC３…入出力制御装置、LM…記憶手
段、DP０〜DP７…ポート。

Claims (1)

【特許請求の範囲】
1. １ 自装置または下位装置の各資源ごとに現占有
   者と次占有者を記憶する手段と、前記資源を現在
   占有して使用している現占有者に事故あるときに
   は当該資源を前記記憶手段に記憶していた次占有
   者に占有せしめる手段とを有し、前記資源が前記
   現占有者の事故時に第３者によつて使用されるこ
   とを防止できることを特徴とする共用入出力装
   置。