JPS61213949A - センス情報処理方式 - Google Patents

センス情報処理方式

Info

Publication number
JPS61213949A
JPS61213949A JP5372585A JP5372585A JPS61213949A JP S61213949 A JPS61213949 A JP S61213949A JP 5372585 A JP5372585 A JP 5372585A JP 5372585 A JP5372585 A JP 5372585A JP S61213949 A JPS61213949 A JP S61213949A
Authority
JP
Japan
Prior art keywords
sense
unit check
sense information
information
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5372585A
Other languages
English (en)
Inventor
Shigeru Miyajima
茂 宮島
Michio Iimura
飯村 道夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5372585A priority Critical patent/JPS61213949A/ja
Publication of JPS61213949A publication Critical patent/JPS61213949A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、センス情報処理方式、より詳細には、デバイ
スがユニット・チェックを発生したとき、センス・コマ
ンドを発行してそのデバイスの制御装置より前記ユニッ
ト・チェックに関するセンス情報を刈り取ってソフトウ
ェアに通知するセンス情報処理方式に関する。
複数台のデバイスを制御できる制御装置及びチャネル処
理装置(C,HP)等を介して主記憶とデバイス間でデ
ータ転送を行う場合、CPUからI10命令がCHP及
び制御装置等を介して所定のデバイスに発行され、その
デバイスに起動がかけられると、そのデバイスは、CP
Uに割込みをかけて起動の結果をスティタス情報に入れ
て通知する。
その際、デバイスの起動に障害が発生して起動が正常に
行われなかった場合は、デバイスはユニット・チェック
を発生してスティタス情報にセットすると共に、そのユ
ニット・チェックの詳細な内容を制御装置に送る。制御
装置は、この詳細なユニット・チェック内容の内ハード
ウェアでは処理できずソフトウェアで処理すべきもの(
例えばエラー訂正)についてセンス情報を作成する。
一方、CPUは、スティタス情報中にユニット・チェッ
クが有ると、その詳細な内容を知る為に、デバイス側に
センス・コマンドを送り、制御装置にあるセンス情報の
刈り取りを行う様にする。
制御装置は、センス情報が刈り取られるまではそれに接
続する他のデバイスに対する制御を行うことが出来ない
ので、このセンス情報の刈り取り処理は速やかに行われ
る必要がある。
本発明は、このセンス情報の刈り取り処理を速かに行う
為のセンス情報処理方式に関するものである。
〔従来の技術〕
第3図は、従来のセンス情報処理方式をブロック図で示
したものである。
第3図において、11はソフトウェアが格納される主記
憶、12はソフトウェアによって制御されるCPU、1
3はチャネル処理装置CHP、14(14,o、14+
等)はチャネル装置、15 (15o、151等)は制
御装置、16(16o。
161等)はデバイスである。1個の制御装置15には
、複数台のデバイスが接続されている。CHP13には
、複数のチャネル装置(14o、141等)が接続され
、各チャネル装置(14+。
142等)にも、チャンネル装置14oと同様に、制御
装置(151,152等)及びこの制御装置で制御され
る複数台のデバイス(図示せず)が接続されている。
次に、従来のセンス情報刈り取り処理を、デバイス16
oにユニット・チェックが発生した場合を例にとって、
第4図に示された動作タイミングに従って説明する。
Tl1CPU12は、デバイス16oに対するI10命
令をCHP13、チャネル装置14o及び制御装置15
oを経由してデバイス16oに発行し、デバイス16o
に起動をかける(第4図■)。
(2)デバイス16oは、このI10命令により起動を
開始してその結果をスティタス情報に入れ、I10割込
みによりCPU12に通知する。起動が正常に行われな
かったときは、ユニット・チェックを発生してスティタ
ス情報にセットする(第4図■)。
(3)デバイス16oは、ユニット・チェックを起した
原因についての詳細な内容を制御装置150に送る(第
4図■)。
(4)制御装置15oは、デバイス16oから送られた
ユニット・チェックの詳細な内容に基づいて、センス情
報を作成して保存する(第4図■)。
制御装置15は、それぞれ一台のデバイスに対するセン
ス情報を作成し保存するものである為、制御装置15o
は、デバイス16oに対するセンス情報を作成し保存し
ている期間中は、他のデバイス(161,162等)に
対する制御を行うことはできない。
(51’CPU12を制御するソフトウェアは、デバイ
ス16o側から送られてきたステータス情報を調べ、ユ
ニット・チェックが検出されたときは、制御装置15o
にあるデバイス16oのセンス情報を刈り取る為のセン
ス・コマンドを発行する(第4図■、■)。センス・コ
マンドをCHP13が受けて、チャネル装置14o及び
制御装置15oをセレクトし、センス情報を制御装置1
5oよりメイン・ストレージに格納する処理において、
制御装置15oをセレクトするのに時間がかかる。又、
センス・コマントヲ実行しようとした時、既にそのチャ
ネル装置15oが動作中になってしまっていることもあ
り、センス・コマンドを実行するのに多大な時間を必要
とする。
(6)制御装置15oは、センス・コマンドを受は取る
と、それまで保存していたデバイス16゜のセンス情報
をソフトウェアに通知する(第2図■)。
ソフトウェアは、センス情報の内容に応じた処理を行う
。また、センス情報を刈り取られた制御装置15oは、
その復信のデバイス16s、162等に対する制御が可
能になる。
〔発明が解決しようとする問題点〕
従来のセンス情報処理方式は、前述の様に、CPU([
11よりセンス・コマンドが発行されてセンス情報の刈
り取りが行われるまで、制御装置にセンス情報が保存さ
れていた。制御装置は、その保存するセンス情報が刈り
取られるまでは他のデバイスを制御することができない
ので、センス情報の保存期間中は、その制御装置に接続
される複数のデバイスと主記憶間のデータ転送処理が不
可能になる。
然るに、従来のセンス情報処理方式では、前述の様にソ
フトウェアの実行するセンス・コマンド発行処理に時間
がかかる為、制御装置におけるセンス情報の保存期間も
長時間になり、その開催のデバイスが制御装置を使用で
きないという問題があった。また、センス・コマンドを
CHP13が受けて、チャネル装置140及び制御装置
150をセレクトし、センス情報を制御値g 15 o
よりメイン・ストレージに格納する処理において、制御
装置15oをセレクトするのに時間がかかる。
又、センス・コマンドを実行しようとした時、既にその
チャネル装置150が動作中になってしまっていること
もあり、センス・コマンドを実行するのに多大な時間を
必要とするという問題があった。
本発明は、従来のセンス情報処理方式における前述の問
題点を解消する為に成されたもので、制御装置に保存さ
れるセンス情報を速やかに刈り取ってデバイスの資源の
有効利用を可能にすると共に、ソフトウェアにおけるセ
ンス・コマンド発行処理を不要にしてセンス情報に関す
る処理時間を短縮させ、処理の高速化を可能にしたセン
ス情報処理方式を提供することを目的とする。
〔問題点を解決するための手段〕
前述の問題点を解決する為に本発明の講じた手段を、第
1図により説明する。
第1図において、21は主記憶で、内部にソフトウェア
が格納される領域の他に各デバイスに対するサブチャネ
ル・メモリ27が設けられている。
サブチャネル・メモリ27は各デバイスに対応して複数
設けられるが、図には1つのサブチャネル・メモリ (
27o)が例示されている。サブチャネル・メモリ(2
7o)内には、スティタス情報を格納するスティタス域
(2701)とセンス情報を格納するセンス情報域(2
7o 2)を有している。なお、サブチャネル・メモリ
27は、主記憶21内の他、他の部分例えばCPUにあ
るバラファ・メモリ内に設ける様にしても良い。
22はCPUで、ソフトウェアに従ってセンス情報に関
する処理を行う。
23はチャネル処理装置(CHP)で、これに接続され
る複数のチャネル装置と主記憶21及びCPU22間の
接続を制御する。CHP23に設けられた231はユニ
ット・チェック検出回路で、チャネル装置から送られて
きたスティタス情報にあるユニット・チェックの検出を
行う。232はセンス・コマンド発生回路で、ユニット
・チェックが検出されたときにセンス・コマンドを発生
する。233は割り込み発生回−で、ユニット・チェッ
ク発生回路231及びセンス・コマンド発生回路232
からの出力によりCPU22に対して割り込みを通知す
る。
24はチャネル装置で、複数個のチャネル装置(24o
 、24+  、242等)がCHP23に接続され、
対応する制御装置とCHP23との接続を制御する。
25 (25o 、251 .252等)は制御装置で
、各チャネル装置毎に設けられ、それに接続される複数
のデバイス26とチャネル装置24間のデータ転送を制
御すると共に、デバイスから送られてきたユニット・チ
ェックの詳細な内容に基づいてセンス情報を作成する。
図には、制御装置25oに接続される複数台のデバイス
(26o、261.262等)が例示されている。
なお、CHF23内に設けられたユニット・チェック検
出回路231、センス・コマンド発生回路232及び割
り込み発生回路233は、各チャネル装置内に設ける様
にしても良い。CHF23に接続されるチャネル装置が
1個の場合は、両者は共通の1個のチャネル処理装置と
なる。従って、特許請求の範囲におけるチャネル処理手
段は、チャネル処理装置23、チャネル装置24及び両
者が一体となって構成されたチャネル処理装置を含むも
のである。
〔作 用〕
デバイス26oがユニット・チェックを発生し1ま た場合を例にとって、本発明の作用について説明する。
デバイス(26o)がユニット・チェックのセットされ
たスティタス情報を発生し、それに続いてその詳細な内
容を制御装置(25o)に送ると、制御装置(25o 
)は、ユニット・チェックの入ったスティタス情報をチ
ャネル装置(2’4o)を経由してCHF23に転送す
ると共に、ユニット・チェックの詳細な内容に基づいて
センス情報を作成して保存する。
CHF23は、チャネル装置(24o )より転送され
たスティタス情報を、サブチャネル・メモリ(27o)
のスティタス域(2701)に格納する。
一方、CHF23内のユニット・チェック検出回路23
1は、スティタス情報中からユニット・チェックの検出
を行い、ユニット・チェック検出信号をセンス・コマン
ド発生回路232及び割り込み発生回路233に送る。
センス・コマンド発生回路232は、このユニソト・チ
ェック検出信号を受けると自動的にセンス・コマンドを
発行し、制御装置(25o)に保存されているセンス情
報の刈り取りを行うと共に、このセンス・コマンドを割
り込み発生回路233に加える。
CHF23は、制御装置(25o)から刈り取られたセ
ンス情報をサブチャネル・メモリ (270)のセンス
情報域(27o a )に格納する。
センス情報が刈り取られることにより、制御装置(25
o)は、他のデバイス(26+  、262等)に対す
る制御を開始することが可能になる。
割り込み発生回路233は、ユニット・チェック検出回
路231からの検出信号により110割り込みを行うデ
バイスを認識し、センス・コマンド発生回路232から
センス・コマンドを受けると、センス情報格納終了後に
CPU22に対し110割り込みを通知する。
CPU22により割り込みが受は付けられると、CHF
23は、CPU22側のソフトウェアにサブチャネル・
メモリ(27o )にあるデバイス(26o)のユニッ
ト・チェックとセンス情報を共に通知する。
以上の作用により、本発明は、制御装置25におけるセ
ンス情報の保存期間を殆んど無くしてデバイスの有効利
用を可能にすると共に、ソフトウェアおけるセンス・コ
マンド発行処理を不要にし、処理を高速化させることが
できる。
〔実施例〕
本発明の一実施例を、第1図及び第2図を参照して詳細
に説明する。
第1図の構成については、既に説明した通りである。第
2図は、第1図の動作を示すタイミング・チャートであ
る。以下、デバイス260にユニット・チェックが発生
した場合を例にとって、本発明の一実施例の動作を第2
図に示された動作タイミングに従って説明する。
(1)CPU22は、デバイス26oに対する■10命
令をCHF23、チャネル装置240及び制御装置2’
 5 oを経由してデバイス26oに送リ、デバイス2
6oに起動をかける(第2図の)。
(2)デバイス26oは、このI10命令により起動を
開始してその結果をスティタス情報に入れ、110割り
込みによりCHP23に通知する。
起動が正常に行われなかったときは、ユニット・チェッ
クを発生してスティタス情報にセットする(第2図■)
(3)  デバイス26oは、ユニット・チェックを起
した原因についての詳細な内容を制御装置250に送る
(第2図■)。
(4)制御装置25oは、デバイス26oから送られた
ユニット・チェックの詳細な内容に基づいて、センス情
報を作成して保存する(第2図■)。
制御装置25は、それぞれ1台のデバイスに対するセン
ス情報を作成し保存するものである為、制御装置25o
は、デバイス26oに対するセンス情報を作成し保存し
ている期間中は、他のデバイス(2L  −262等)
に対する制御を行うことはできない。
+51CHP23は、チャネル装置24oより転送され
できたデバイス26oのスティタス情報を、サブチャネ
ル・メモリ27oのスティタス域2701に格納する(
第2図■)。
(61CHP23の内部では、ユニット・チェック検出
回路231がスティタス情報に対してユニット・チェッ
クの検出を行い、デバイス26゜のユニット・チェック
が検出されたときは、その検出信号をセンス・コマンド
発生回路232及び割り込み発生回路233に送る(第
2図■)。
(7)センス・コマンド発生回路232は、このユニッ
ト・チェック検出信号を受けると、自動的にセンス・コ
マンドを発行し、チャネル装置24oを経由して制御装
置25oに送出する(第2図■)。このセンス・コマン
ドは、割’Q 込み発生回路233にも送られる。
(8)制御装置25oは、センス・コマンドを受ケると
、保存していたデバイス26oのセンス情報をチャネル
装置24oを経由してCHP23に転送する。即ちセン
ス情報の刈り取りが行われる(第2図■)。
センス情報が刈り取られることにより、制御装置25o
は、他のデバイス(261,262等)に対する制御を
開始することが可能になる。
CHP23内における前述のセンス・コマンド、発生処
理は極めて短時間で実行されるので、制御装置25oが
センス情報を保存している期間は殆んど無く、速やかに
他のデバイスに対する制御が可能になる。
(91CHP23は、転送されてきたデバイス260に
対するセンス情報を、サブチャネル・メモ’J27oの
センス情報域2702に格納する(第2図■)。
Ql  割り込み発生回路233は、ユニット・チェッ
ク検出回路231からの検出信号により110割り込み
を行うデバイスを認識し、センス・コマンド発生回路か
らセンス・コマンド信号を受けると、センス情報がセン
ス情報域2702に全て格納された後に、CPU22に
対して110割り込みを通知する(第2図Ql)。
曲 CPU22が割り込みを受は付けるとく第2図■)
、CHP23はサブチャネル・メモリ27oにあるデバ
イス26oのスティタス情報とセンス情報を一緒にして
、CPU22を制御するソフトウェアに通知する(第2
図0)。
ソフトウェアは、受は取ったスティタス情報及びセンス
情報から、ユニット・チェックの発生したデバイス(2
6o)と、そのユニット・チェックの詳細な内容を解読
して、必要な処理を行う。
以上、ユニット・チェック検出回路231、センス・コ
マンド発生回路232及び割り込み発生回路233がC
HP23側にある場合について説明したが、これらをチ
ャネル装置24側に設ける様にしても良い。その場合は
、ハードウェア量は増加するが、各チャネル装置が並行
してそれぞれのデバイスに対するセンス情報刈り取り処
理を行うことができるので、センス情報刈り取り処理を
より高速化することができる。チャネル装置24側に前
記各回路を設けた場合の動作は、CHP23側に設けた
場合の動作と同様であるので、その動作説明は省略する
〔発明の効果〕
以上説明した様に、本発明によれば、デバイスがユニッ
ト・チェックを発生すると、チャネル処理手段において
自動的にセンス・コマンドを発生してセンス情報の刈り
取りを行う様にしたので、制御装置に保存されているセ
ンス情報を直ちに刈り取ることができる。即ち、制御装
置がセンス情報を保存している時間は殆んど無く、速や
かに他のデバイスに対する制御が可能となるので、デバ
イス資源を有効に利用することができる。また、ソフト
ウェアは、ユニット・チェックのスティタス情報と一緒
にセンス情報が収集できるので、その対策を実行するだ
けで良く、センス・コマンドの発行が不要となって処理
時間が大幅に短縮され、処理の高速化が可能になる。
【図面の簡単な説明】
第1図は本発明の構成及び実施例のブロック説明図、第
2図は本発明の実施例の動作を示すタイミング・チャー
ト、第3図は従来のセンス情報刈り取り処理方式の説明
図、第4図は第3図の動作を説明するタイミング・チャ
ートを示す。 第1図において、 21は主記憶、22はCPU、23はチャネル処理装置
(CHP) 、24はチャネル装置、25は制御装置、
26はデバイス、231はユニット・チェック検出回路
、232はセンス・コマンド発生回路、233は割り込
み発生回路、27はサブチャネル・メモリ、2701 
はスティタス域、2702はセンス情報域。

Claims (1)

  1. 【特許請求の範囲】 デバイス(26)がユニット・チェックを発生したとき
    、センスコマンドを発行してそのデバイスの制御装置(
    25)より前記ユニット・チェックに関するセンス情報
    を刈り取ってソフトウェアに通知するセンス情報処理方
    式において、 (a)各デバイス(26)のユニット・チェックとセン
    ス情報を格納する領域(27_0_1、27_0_2)
    を備えたサブチャネル・メモリ(27)と、(b)デバ
    イス(26)が発生したユニット・チェックを検出して
    自動的にセンス・コマンドを発行し(231、232)
    、前記デバイス(26)の制御装置(25)より刈り取
    られた前記デバイス(26)のセンス情報をそのユニッ
    ト・チェックと共に前記サブチャネル・メモリ(27)
    のステイタス域(27_0_1)とセンス情報域(27
    _0_2)に格納し、この格納終了後にユニット・チェ
    ックをセンス情報と共にソフトウェアに通知を行う(2
    33)様にするチャネル処理手段(23)、を備えたこ
    とを特徴とするセンス情報処理方式。
JP5372585A 1985-03-18 1985-03-18 センス情報処理方式 Pending JPS61213949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5372585A JPS61213949A (ja) 1985-03-18 1985-03-18 センス情報処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5372585A JPS61213949A (ja) 1985-03-18 1985-03-18 センス情報処理方式

Publications (1)

Publication Number Publication Date
JPS61213949A true JPS61213949A (ja) 1986-09-22

Family

ID=12950804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5372585A Pending JPS61213949A (ja) 1985-03-18 1985-03-18 センス情報処理方式

Country Status (1)

Country Link
JP (1) JPS61213949A (ja)

Similar Documents

Publication Publication Date Title
JPS61213949A (ja) センス情報処理方式
JPS61213948A (ja) センス情報処理方式
JPS6146543A (ja) 転送装置の障害処理方式
JP3211267B2 (ja) アクセス制御方式
JPH06161891A (ja) コンピュータシステム及びキャッシュ制御手段におけるキャッシュ制御方法
JP3102381B2 (ja) タスクデバッグ装置、タスクデバッグ方法及びその記録媒体
JP2690226B2 (ja) 終了通知同期制御方式
JPS63196967A (ja) デ−タ転送制御装置
JPS61245244A (ja) 仮想計算機システムにおける入出力割込通知方式
JPS62134740A (ja) 多重化構成された制御系の初期プログラムロ−ド方式
JPH04309142A (ja) 情報処理装置のメモリダンプ出力制御方法および情報処理装置
JPH02299048A (ja) 転送制御方式
JPH04360251A (ja) コンピュータシステム
JPH02141850A (ja) タイムアウト検出方式
JPH08161253A (ja) Dma制御方法およびdma制御装置
JPH0431421B2 (ja)
JPH01312658A (ja) 計算機システム
JPS62152056A (ja) 情報処理装置
JPH03252831A (ja) Dma転送によるras情報収集方法
JPH0131223B2 (ja)
JPS62164134A (ja) ハ−ドウエアスタツク制御方式
JPH086872A (ja) 入出力制御装置
JPH06131292A (ja) データ転送方式
JPH01177660A (ja) 情報処理装置
JPH02144749A (ja) データ処理装置