JPS59109931A - 集中管理システムにおける定数デ−タ転送方法 - Google Patents

集中管理システムにおける定数デ−タ転送方法

Info

Publication number
JPS59109931A
JPS59109931A JP57220427A JP22042782A JPS59109931A JP S59109931 A JPS59109931 A JP S59109931A JP 57220427 A JP57220427 A JP 57220427A JP 22042782 A JP22042782 A JP 22042782A JP S59109931 A JPS59109931 A JP S59109931A
Authority
JP
Japan
Prior art keywords
constant data
terminal
control device
terminal control
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57220427A
Other languages
English (en)
Inventor
Shigeru Mabuchi
馬「淵」 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP57220427A priority Critical patent/JPS59109931A/ja
Publication of JPS59109931A publication Critical patent/JPS59109931A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は、集中管理システムにおける定数データ転送
方法に関し、特にたとえば1台の中央制御装置で複数台
の端末制御@胃の動作および電源のオンオフを集中的に
管理するような集中管理システムにおけるデータの転送
方法に関する。
先行技術の説明 最近、ATV(現金自動取引装W1)やその他の各種の
分野で、集中管理システムが採用されている。ここでい
う集中管理システムとは、1台の中央制御l装置によっ
て複数台の端末制御l装置の動作を集中的に管理し、各
端末制御ll装置は該当の端末機器の動作を直接制御す
るごときものである。ここで、中央制御Il装置および
各端末制御I装買は、それぞれいわゆるマイクロコンピ
ュータを含む。ところで、各端末制御装置は該当の端末
機器の動作を制御する場合、その端末機器の動作の制御
のために予め定められた定数データを必要とすることが
ある。このような場合、各端末制御装置は必要な定数デ
ータを記憶する手段を含む。
従来、上述のような定数データを配憶する手段としては
、定数データの変更(II換え)を容易にするため、デ
ータの書換えが可能なRAM (ランダムアクセスメモ
リ)が用いられていた。そして、停電などによってRA
Mの記憶内容が破壊されることを防止るため、RAMの
記憶内容を保持するためのバックアップ手段が設けられ
ていた。このバックアップ手段としては、コンデンサを
用いたものが一般的であった。しかしながら、コンデン
サによるバックアップは一時的なものであるため、端末
制御装置の電源を長時間オフしたときはRAMに記憶さ
れた定数データが破壊されてしまうおそれがあった。そ
こで、従来は中央制御装置のROM(リードオンリメモ
リ)に各端末制御l装冒の定数データを固定的に記憶し
ておき、端末制御装置の電源がオンされる都度該当の定
数データを転送するようにしていた。そのため、端末制
御装置の初期設定のための時間が非常に長くなるという
欠点があった。また、中央制御装置のマイクロコンピュ
ータの負担が大きくなるという欠点があった。
発明の目的 この発明は、端末制御装置の電源オン時における初期設
定動作が短時間で済み、しかも中央制御装置の負担が軽
減できるような集中管理システムにおける定数データ転
送方法を提供することを目的とする。
発明の構成と効果 この発明は、要約すれば、1台の中央制御装置で複数台
の端末制御装置の動作およびその電源のオンオフを集中
的に管理するような束中管理システムにおいて、端末制
御ll装胃の電源オン時に端末制御装置のメモリに定数
データが正常に記憶されているか否かを判断し、正常に
記憶されていないと判断したときのみ該当の定数データ
を中央制御装置から端末制御装置へ転送するようにした
ものである。
この発明によれば、端末制mV4ttの電源オン時にお
いてそのメモリに定数データが正常に記憶されていれば
、定数データの転送が行なわれないので、端末IIJ御
装胃の初期設定R間を短縮することができる。また、中
央制御tl装習における定数データ転送のための負担を
軽くすることができる。
以下、図面に示す実施例とともにこの発明をより具体的
に説明する。
実施例の説明 第1図はこの発明が適用される束中管理システムの一例
を示すブロック図である。図において、中央制御装Wt
10には、複数台の端末制御装[25− 1,22,・・・がデータバス3および電源コントロー
ルライン4を介して接続される。すなわち、中央制御I
装置f10は複数台の端末制御装置21,22、・・・
の動作およびその電源のオンオフを集中的に管理する。
図示しないが、各端末制御p装置には、それぞれ端末機
器が接続される。そして、各端末制m装置は対応の端末
機器の動作を直接制御する。
中央制御@[10はCPU101.ROM102および
RAM103を含む。ROM102には、第2図に示す
ように各端末制御装置別に定数データが記憶されている
。この定数データは、前述のように各端末制御V4mが
対応の端末機器の動作を制御する場合において必要なデ
ータである。また、ROM102には、CPU101の
動作プログラム(たとえば第4図に示すような動作プロ
グラム)が記憶されている。一方、端末制御装置21は
、CPLJ211.ROM212.RAM213および
バックアップ用コンデンサ214を含む。ROM212
には、たとえば第5図で示すような動作プログラムが記
憶されている。そして、CPU26− 11はこの動作プログラムに従って動作を行なうまた、
RAM213は、第3図に示すように、対応の端末機器
の動作制御のために必要な定数データを記憶するエリア
(以下定数エリアと称す)30と、定数エリア30に記
憶されている定数データをチェックするためのチェック
用データを記憶するエリア(以下チェックエリアと称す
)31とを含む。バックアップ用コンデンサ214は、
RAM213の記憶内容が保持するためのものである。
以上、端末制御装置!21の構成について説明したが、
他の端末Th1j御装置22.23.・・・についても
同様の構成である。
第4図および15図はこの発明の一実施例の動作を説明
するためのフローチャートであり、特に第4図は中央制
御装置10の動作フローであり、第5図は端末11JI
II装ff21.22.・・・の動作フローである。
以下、581図ないし第5図を参照してこの発明の一実
施例の動作について説明する。
まず、中央11.1Jtll装璽10の動作型WA(図
示せず)がオンされると、CPU101は第4図に示す
動作を行なう。すなわち、ステップ(図示ではSと略す
)1において、電源オン時におけるイニシャライズが行
なわれる。そして、ステップ2に進み、端末制御M置2
1の電源をオンさせる。
応じて、端末−m装W121は第5図に示すステップ1
1において、電源オン時のイニシャライズを行なう。そ
して、ステップ12に進み、定数エリア30のチェック
を行なう。すなわち、定数エリア30に正常に定数デー
タが記憶されているか否かがチェックされる。このチェ
ックは、たとえばチェックエリア31に記憶されたチェ
ック用データに基づいて行なわれる。たとえばサムチェ
ックの手法やパリティエラーの検出手法などが用いられ
る。続いて、ステップ13に進み、チェックの結果が判
断される。チェックの結果に基づき、定数データが正常
に記憶されていないと判断された場合はステップ14に
進み、定数データの受信要求が中央制御@110に送信
される。
上述の受信要求は、中央制御装W110において第4図
のステップ3で判断される。そして、ステップ4に進み
、ROM102から端末制御装置21用の定数データが
読出されDii末制tlll置装1に送信される。
上述の定数データは端末制御装置1’21において第5
図に示すステップ15で受信される。そして、ステップ
16に進み、受信した定数データが定数エリア30に格
納される。続いて、ステップ17に進み、11源オン処
唾の終了通知が中央制御装置10に送信される。
上述の電源オン処理の終了通知は、中央制御装置10に
おいて第4図のステップ5で判断される。
一方、前述のステップ13において、チェックの結果に
基づき、定数エリア30に正常に定数データが記憶され
ていると判断された場合は、直接ステップ17の動作が
行なわれる。したがって、中央制WIl装謂10側では
、端末制御装置21からの電源オン処理の終了通知がス
テップ6で判断され、喘末制御装@21への定数データ
の送信が行なわれない。
9− ステップ5またはステップ6で電源オン処理の終了通知
ありか判断された場合は、ステップ7に進み、今度は端
末制御I装置122の電源がオンされる。そして、上述
と同様の動作が繰返される。以後、端末制御装置の電源
が順次オンされ、各RAMの定数エリアに正常に定数デ
ータが記憶されていない場合のみ定数データの転送が行
なわれる。
第6図および第7図はこの発明の他の実施例の動作を説
明するためのフローチャートであり、第6図および第7
図とも中央制御装置FIIの動作フローを示している。
なお、第7図は第6図に示すステップ32.33および
36のサブルーチンの詳細を示す動作フローである。
動作を説明するに当たって、この実施例は先の実施例と
全く同様の構成であってよく、また端末制御装置側の動
作フローは第5図に示すものと全く同様であってよい。
まず、中央制m@*ioの電源がオンされ、ステップ3
1において電源オン時のイニシャライズが行なわれる。
そして、ステップ32において、10− 端末制御]装置22の電源オンtA理が行なわれる。
すなわち。第7図に示すようにステップ42において、
端末Ill m装置22rl  (この場合は21)の
電源がオンされる。この1![71ンに応答して、端末
制御ll装置21では、第5図に示すごとくの動作が実
行される。また、中央制御装置’f10では、ステップ
43〜46の動作が行なわれるが、この部分の動作は第
4図に示すステップ3〜6の動作と全く同様である。
ステップ32の動作が終了すると、ステップ33に進み
、今度は端末制御Yl装@22の電源オン処理が行なわ
れる。この場合は、第7図に示す動作フローにおいて、
処理の対象が端末制御装置22に変わるだけである。ス
テップ33の動作が終了すると、ステップ34に進み、
前処理が行なわれる。この前処理とは、ATMにおける
取引処理の一部である。続いて、ステップ35に進み、
端末制御ll装置23を動作させる必要があるかどうか
が判断される。もし、端末制御装[23を動作させる必
要があれば、ステップ36に進み、端末制御’a@23
の11源オン処理が行なわれる。このステップ36の動
作は、第7図に示す動作フローにおいて処理対象が端末
制御装置23に変わるだけである。ステップ36の動作
が終了すると、ステップ37に進み、後処理(残りの取
引処理)が行なわれる。
一方、ステップ35において端末制御@W23を動作さ
せる必要がないと判断されれば、直接ステップ37の動
作が行なわれる。
上述のごとく、第6図および第7図に示す実施例は、先
の実施例のように中央制御Il装置の電源オンによって
各端末制御I装置の電源が順次にオンされていくものと
は異なり、必要になった端末制御装置の電源のみをオン
しようとするものである。
したがって、必要性のない端末制御装置の11源はオン
されず、先の実施例に比べてさらに定数データの転送の
回数を少なくすることができる。
なお、この発明はATVのみならず集中管理システムを
採用するすべての装置に適用することができる。
【図面の簡単な説明】
第1図はこの発明が適用される集中管理システムの一例
を示すブロック図である。第2図は中央制御I装胃に設
けられたROMの記憶領域を図解的に示す図である。第
3図は端末制御装置に設けられたRAMの記憶領域を図
解的に示す図である。 第4図および第5図はこの発明の一実施例の動作を説明
するためのフローチャートであり、特に第4図は中央制
御装ばの動作フローを示し、第5図は端末l1lJIp
装胃の動作フローを示す。第6図および第7図はこの発
明の他の実施例の動作を説明するためのフローチャート
であり、第6図および第7図とも中央制御装置の動作フ
ローを示し、さらに第7図は第6図の動作フローにおけ
るサブルーチンの詳細を示す動作フローである。 図において、10は中央11jtlll劃L21.22
゜・・・は端末制m装置、101,211および221
はCPU、102.212および222はROM110
3.213および223はRAM、214および224
はバックアップ用コンデンサを示す。 13− 箔4図 −167−

Claims (1)

  1. 【特許請求の範囲】 それぞれに接続された該当の端末機器の動作を直接Ii
    IJwする複数の端末制御装置と、これら複数の端末制
    御EI装置に対して共通的に設けられ各端末制御装置の
    電源のオンオフおよびその動作を集中的に管理する中央
    副1Ill装置とを含むような集中管理システムにおい
    て、前記中央制御装置から前記各端末制御装置に前記端
    末Il器の動作flAIllに必要な所定の定数データ
    を転送する方法であって、前記中央11111装置は、 第1の中央処理装置と、 前記定数データを前記各端末111m@m別にかつ固定
    的に記憶する第1のメモリとを含み、前記各端末制御1
    uit、t。 第2の中央処理装置と、 書換え可能な第2のメモリと、 前記第2のメモリの記憶内容を一時的に保持するための
    バックアップ手段とを含み、成る端末制御装置の電源が
    前記中央制御装置によってオンされたとき、この端末制
    御装置の第2のメモリに前記定数データが正常に記憶、
    されているか否かを判断し、正常に記憶されていないと
    判断したときは前記第1の中央処理装置によって前記第
    1のメモリから該当の定数データを読出して前記酸る端
    末制御装ばの第2のメモリに転送するようにしたことを
    特徴とする、集中管理システムにおける定数データ転送
    方法。
JP57220427A 1982-12-15 1982-12-15 集中管理システムにおける定数デ−タ転送方法 Pending JPS59109931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57220427A JPS59109931A (ja) 1982-12-15 1982-12-15 集中管理システムにおける定数デ−タ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57220427A JPS59109931A (ja) 1982-12-15 1982-12-15 集中管理システムにおける定数デ−タ転送方法

Publications (1)

Publication Number Publication Date
JPS59109931A true JPS59109931A (ja) 1984-06-25

Family

ID=16750940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57220427A Pending JPS59109931A (ja) 1982-12-15 1982-12-15 集中管理システムにおける定数デ−タ転送方法

Country Status (1)

Country Link
JP (1) JPS59109931A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177613A (ja) * 1986-01-30 1987-08-04 Tokyo Electric Power Co Inc:The 情報システム
JPH0424853A (ja) * 1990-05-21 1992-01-28 Nippon Telegr & Teleph Corp <Ntt> 設定情報転送方式

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614342A (en) * 1979-07-13 1981-02-12 Omron Tateisi Electronics Co Group control system of plural terminal equipmemts
JPS5680734A (en) * 1979-12-05 1981-07-02 Toshiba Corp Memory system for control program of terminal device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614342A (en) * 1979-07-13 1981-02-12 Omron Tateisi Electronics Co Group control system of plural terminal equipmemts
JPS5680734A (en) * 1979-12-05 1981-07-02 Toshiba Corp Memory system for control program of terminal device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177613A (ja) * 1986-01-30 1987-08-04 Tokyo Electric Power Co Inc:The 情報システム
JPH0424853A (ja) * 1990-05-21 1992-01-28 Nippon Telegr & Teleph Corp <Ntt> 設定情報転送方式

Similar Documents

Publication Publication Date Title
US5671356A (en) Method and apparatus for microcode loading in a multi-nodal network exhibiting distributed control
JPH01150963A (ja) 計算機におけるipl方法
US20030106052A1 (en) System and method for high availability firmware load
US4965500A (en) Industrial robot control apparatus
JPS59109931A (ja) 集中管理システムにおける定数デ−タ転送方法
WO1996023253A1 (en) Method for and multiprocessor system having hierarchically arranged modules
JPH0895614A (ja) 制御装置
US6760863B1 (en) CPU unit and run alternative control method of programmable controller
JPH01234954A (ja) ファームウェア管理方式
JPS62125454A (ja) 端末システム
JP2639927B2 (ja) データ処理システムにおける制御装置の試験方法
JP2001256071A (ja) 冗長化システム
JPS6349872A (ja) フア−ムウエアロ−ド方式
JPS6188351A (ja) プログラムロ−ド方式
JP2000010784A (ja) ファ−ムウェアのダウンロ−ド装置
JPH0418639A (ja) プログラム起動方式
JPS61163460A (ja) マルチプロセツサシステムのデ−タ転送方式
JPH09269896A (ja) ファームcpuのブート方法
JPS62126452A (ja) メモリロ−ド方式
JPH0273420A (ja) 半導体ディスク装置
JPH06139215A (ja) 二重化eepromを持つ制御装置
JPH052547A (ja) 端末装置及び端末装置のメモリ・ダンプ転送方式
JPH05181680A (ja) ファームウェア転送方法
JPS63136234A (ja) チエツクサム計算方式
JPH01267764A (ja) 周辺制御装置