JPS62126452A - メモリロ−ド方式 - Google Patents
メモリロ−ド方式Info
- Publication number
- JPS62126452A JPS62126452A JP60266930A JP26693085A JPS62126452A JP S62126452 A JPS62126452 A JP S62126452A JP 60266930 A JP60266930 A JP 60266930A JP 26693085 A JP26693085 A JP 26693085A JP S62126452 A JPS62126452 A JP S62126452A
- Authority
- JP
- Japan
- Prior art keywords
- terminal device
- host device
- abnormality
- volatile memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はメモリロード方式に関し、特に書換え可能な不
揮発性メモリ内に保持されるプログラムにより動作制御
される端末装置において、プログラムデータが破壊され
た場合にこれを短時間内に自動的に復旧するに好適なメ
モリロード方式に関する。
揮発性メモリ内に保持されるプログラムにより動作制御
される端末装置において、プログラムデータが破壊され
た場合にこれを短時間内に自動的に復旧するに好適なメ
モリロード方式に関する。
従来、端末装置の制御プログラムデータの保持方式とし
ては、 （１）電源投入毎に他装置からランダムアクセスメモリ
（ＲＡＭ）ヘロードする方式 （２）ＲＡＭに一旦ロードした後、電池でバックアップ
する方式 （３）リードオンリメモリ（ＲＯＭ）に保持する方式等
が知られている。
ては、 （１）電源投入毎に他装置からランダムアクセスメモリ
（ＲＡＭ）ヘロードする方式 （２）ＲＡＭに一旦ロードした後、電池でバックアップ
する方式 （３）リードオンリメモリ（ＲＯＭ）に保持する方式等
が知られている。
しかしながら、これらの技術に関しては、（１）につい
てはシステムの立上げに多くの時間を要すること （２）については電池切れ等によるメモリ破壊の復旧に
多くの時間を要すること （３）についてはプログラム変更が容易に行えないこと 等、それぞれに問題があった。
てはシステムの立上げに多くの時間を要すること （２）については電池切れ等によるメモリ破壊の復旧に
多くの時間を要すること （３）についてはプログラム変更が容易に行えないこと 等、それぞれに問題があった。
これらに関しては、特開昭５６−１２４９３０号公報、
特開昭５７−２９１２２号公報、特開昭５７−１６２０
１３号公報等に関連する記載があるが、いずれも、上記
問題を解消するには至っていないのが実状である。
特開昭５７−２９１２２号公報、特開昭５７−１６２０
１３号公報等に関連する記載があるが、いずれも、上記
問題を解消するには至っていないのが実状である。
本発明の目的は、従来のメモリロード方式における上述
の如き問題を解消し、書換え可能な不揮発性メモリ内の
プログラムにより制御される端末装置のプログラムデー
タ破壊に対する復旧時間を短縮可能とした、端末装置の
メモリロード方式を提供することにある。
の如き問題を解消し、書換え可能な不揮発性メモリ内の
プログラムにより制御される端末装置のプログラムデー
タ破壊に対する復旧時間を短縮可能とした、端末装置の
メモリロード方式を提供することにある。
本発明の上記目的は、通信線により上位装置と接続され
ており、書換え可能な不揮発性メモリを有し該不揮発性
メモリ内に保持されたプログラムにより動作制御される
端末装置において、電源投入時に前記不揮発性メモリ内
のプログラムのデータ異常の有無をチェックする手段と
、該チェック手段によるチェックの結果異常が存在する
場合にこれを前記上位装置に報告するとともに正しいプ
ログラムデータの送信を要求する通信手段と、該通信手
段からの要求に基づき前記上位装置から送信されたプロ
グラムデータを受信し前記不揮発性メモリにロードする
手段とを設け、端末装置の電源投入時に前記不揮発性メ
モリ内のプログラムデータのチェックを行い、チェック
結果が正常である場合には当該端末装置を動作可能状態
とし、異常である場合には前記上位装置から正しいプロ
グラムデータを受信して前記不揮発性メモリにロードし
た後、当該端末装置を動作可能状態とすることを特徴と
する端末装置のメモリロード方式よって達成される。
ており、書換え可能な不揮発性メモリを有し該不揮発性
メモリ内に保持されたプログラムにより動作制御される
端末装置において、電源投入時に前記不揮発性メモリ内
のプログラムのデータ異常の有無をチェックする手段と
、該チェック手段によるチェックの結果異常が存在する
場合にこれを前記上位装置に報告するとともに正しいプ
ログラムデータの送信を要求する通信手段と、該通信手
段からの要求に基づき前記上位装置から送信されたプロ
グラムデータを受信し前記不揮発性メモリにロードする
手段とを設け、端末装置の電源投入時に前記不揮発性メ
モリ内のプログラムデータのチェックを行い、チェック
結果が正常である場合には当該端末装置を動作可能状態
とし、異常である場合には前記上位装置から正しいプロ
グラムデータを受信して前記不揮発性メモリにロードし
た後、当該端末装置を動作可能状態とすることを特徴と
する端末装置のメモリロード方式よって達成される。
以下１本発明をその実施例に基づいて詳細に説明する。
第１図は本発明の一実施例である。不揮発性メモリを有
する端末システムの接続形態を示すものであり、第２図
は上記端末システムの電源投入から動作可能状態（準備
完状態）となるまでの動作フローを示すものである。な
お、第１図において、■は上位装置の制御部、２はプロ
セッサ３．ＲＯＭ４．ＲＡＭ５．上記上位装置の制御部
とのインタフェース６を備えた端末装置、７は専用回線
を示している。
する端末システムの接続形態を示すものであり、第２図
は上記端末システムの電源投入から動作可能状態（準備
完状態）となるまでの動作フローを示すものである。な
お、第１図において、■は上位装置の制御部、２はプロ
セッサ３．ＲＯＭ４．ＲＡＭ５．上記上位装置の制御部
とのインタフェース６を備えた端末装置、７は専用回線
を示している。
通常、端末装置２は必要に応じて、上記専用回線７を用
いて上位装置の制御部１との間でデータ転送を行い、Ｒ
ＯＭ４．ＲＡＭ５内に保持しているプログラムとプロセ
ッサ３により処理を行う。
いて上位装置の制御部１との間でデータ転送を行い、Ｒ
ＯＭ４．ＲＡＭ５内に保持しているプログラムとプロセ
ッサ３により処理を行う。
また、上記ＲＡＭ５は端末装置２の電源断状態では、図
示されていない電池によりバックアップされている。
示されていない電池によりバックアップされている。
端末装置２は電源投入時にＲＯＭＡ内に保持しているプ
ログラムにより、ＲＡＭ５内に保持されている制御用プ
ログラムを１６キロバイトのブロックに区切ってサムチ
ェックを行い、正常であればシステムは準備完状態とす
る。異常があった場合にはその状態を示すフラグと異常
の発生したブロックのアドレスをＲＡＭ５内の、予め規
定されたアドレスに書込み専用口８７を用いて上位装置
の制御部１に報告する。
ログラムにより、ＲＡＭ５内に保持されている制御用プ
ログラムを１６キロバイトのブロックに区切ってサムチ
ェックを行い、正常であればシステムは準備完状態とす
る。異常があった場合にはその状態を示すフラグと異常
の発生したブロックのアドレスをＲＡＭ５内の、予め規
定されたアドレスに書込み専用口８７を用いて上位装置
の制御部１に報告する。
上位装置の制御部Ｉは該当するメモリへ正しいプログラ
ムデータを送信した後、端末装置２の異常状態を解除し
準備完状態とすることにより、電源投入からシステム準
備完までの時間短縮が可能になる。また、上記メモリ異
常発生時の処理は、すべて人手の介入なしで行われ、シ
ステムを完全に自動的に復旧させることが可能になる。
ムデータを送信した後、端末装置２の異常状態を解除し
準備完状態とすることにより、電源投入からシステム準
備完までの時間短縮が可能になる。また、上記メモリ異
常発生時の処理は、すべて人手の介入なしで行われ、シ
ステムを完全に自動的に復旧させることが可能になる。
上記実施例シ；おいては、プログラムのデータチェック
をサムチェックにより実施しているが、これは他の方式
でも良いことは言うまでもない。なお、上記実施例にお
いては、本発明を端末システムに適用する例を説明した
が、上記端末装置としては各種銀行窓口装置等の上位装
置の制御部からの制御を受ける端末装置一般に適用可能
である。
をサムチェックにより実施しているが、これは他の方式
でも良いことは言うまでもない。なお、上記実施例にお
いては、本発明を端末システムに適用する例を説明した
が、上記端末装置としては各種銀行窓口装置等の上位装
置の制御部からの制御を受ける端末装置一般に適用可能
である。
また、上記実施例の説明においては、プログラムのチェ
ックを電源投入時に行う例を挙げたが、プログラムチェ
ックは電源投入時に限らず、通常の動作の空き時間に随
時行われるのが普通でありこの際にも上記実施例に示し
た方式でチェック後のメモリロードを行うことが可能で
ある。これにより、端末システムにおけるメモリ破壊に
対する復旧時間の短縮が可能となる。
ックを電源投入時に行う例を挙げたが、プログラムチェ
ックは電源投入時に限らず、通常の動作の空き時間に随
時行われるのが普通でありこの際にも上記実施例に示し
た方式でチェック後のメモリロードを行うことが可能で
ある。これにより、端末システムにおけるメモリ破壊に
対する復旧時間の短縮が可能となる。
以上述べた如く、本発明によれば、書替え可能な不揮発
性メモリ内のプログラムにより制御される端末装置にお
いて、電源投入時に上記不揮発性メモリの内容チェック
を行い、これが正常であればそのまま動作可能状態とし
、異常の場合のみ上位装置から上記不揮発性メモリへ自
動的にプログラムデータを転送するようにしたので、通
常時のシステム立上げ時間の短縮、およびメモリ破壊に
対する復旧時間の短縮が可能となり、システムの処理能
力向上に大きな効果を奏するものである。
性メモリ内のプログラムにより制御される端末装置にお
いて、電源投入時に上記不揮発性メモリの内容チェック
を行い、これが正常であればそのまま動作可能状態とし
、異常の場合のみ上位装置から上記不揮発性メモリへ自
動的にプログラムデータを転送するようにしたので、通
常時のシステム立上げ時間の短縮、およびメモリ破壊に
対する復旧時間の短縮が可能となり、システムの処理能
力向上に大きな効果を奏するものである。
第１図は本発明の一実施例である端末装置の接続形態を
示すブロック図、第２図は端末システムの電源投入から
準備完までの動作フローチャートである。 １：上位装置の制御部、２：端末装置、３：プロセッサ
、４ ： ＲＯＭ、５：ＲＡＭ、６：上位装置の制御部
とのインタフェース、７：専用回線。
示すブロック図、第２図は端末システムの電源投入から
準備完までの動作フローチャートである。 １：上位装置の制御部、２：端末装置、３：プロセッサ
、４ ： ＲＯＭ、５：ＲＡＭ、６：上位装置の制御部
とのインタフェース、７：専用回線。
Claims (1)
- （１）通信線により上位装置と接続されており、書換え
可能な不揮発性メモリを有し該不揮発性メモリ内に保持
されたプログラムにより動作制御される端末装置におい
て、電源投入時に前記不揮発性メモリ内のプログラムの
データ異常の有無をチェックする手段と、該チェック手
段によるチェックの結果異常が存在する場合に、これを
前記上位装置に報告するとともに正しいプログラムデー
タの送信を要求する通信手段と、該通信手段からの要求
に基づき前記上位装置から送信されたプログラムデータ
を受信し前記不揮発性メモリにロードする手段とを設け
、端末装置の電源投入時に前記不揮発性メモリ内のプロ
グラムデータのチェックを行い、チェック結果が正常で
ある場合には当該端末装置を動作可能状態とし、異常で
ある場合には前記上位装置から正しいプログラムデータ
を受信して前記不揮発性メモリにロードした後、当該端
末装置を動作可能状態とすることを特徴とする端末装置
のメモリロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266930A JPS62126452A (ja) | 1985-11-27 | 1985-11-27 | メモリロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266930A JPS62126452A (ja) | 1985-11-27 | 1985-11-27 | メモリロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126452A true JPS62126452A (ja) | 1987-06-08 |
Family
ID=17437654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266930A Pending JPS62126452A (ja) | 1985-11-27 | 1985-11-27 | メモリロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286045A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | データ端末装置のデータ要求方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680734A (en) * | 1979-12-05 | 1981-07-02 | Toshiba Corp | Memory system for control program of terminal device |
-
1985
- 1985-11-27 JP JP60266930A patent/JPS62126452A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680734A (en) * | 1979-12-05 | 1981-07-02 | Toshiba Corp | Memory system for control program of terminal device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286045A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | データ端末装置のデータ要求方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6230246B1 (en) | Non-intrusive crash consistent copying in distributed storage systems without client cooperation | |
| US6763456B1 (en) | Self correcting server with automatic error handling | |
| JP2730534B2 (ja) | データ通信網端末のデータバックアップ方法とその装置 | |
| US6654880B1 (en) | Method and apparatus for reducing system down time by restarting system using a primary memory before dumping contents of a standby memory to external storage | |
| JPS62126452A (ja) | メモリロ−ド方式 | |
| JPH0814797B2 (ja) | 二重化処理装置におけるチェック方法 | |
| JPS5991525A (ja) | 揮発生メモリのバツクアツプ用電源管理方式 | |
| JP3231561B2 (ja) | バックアップメモリ制御方式 | |
| JPH02297237A (ja) | 電子計算機システムの自動再起動装置 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| JP2003242044A (ja) | マイクロコンピュータ回路 | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JPS6129025B2 (ja) | ||
| JPH0119184B2 (ja) | ||
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JPH03276246A (ja) | ネットワーク端末装置 | |
| JPS6235706B2 (ja) | ||
| JPS62233860A (ja) | デ−タベ−スのロ−ルバツク方式 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH02100743A (ja) | 電子機器 | |
| JP3060376U (ja) | メモリ装置 | |
| JPS62280937A (ja) | オフライン診断方式 | |
| JPH04273516A (ja) | 磁気ディスク装置 | |
| JPS59109931A (ja) | 集中管理システムにおける定数デ−タ転送方法 | |
| JPH052547A (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 |