JPS6029981B2 - 試験装置 - Google Patents

Description

【発明の詳細な説明】 本発明は試験装置、さらに詳しく言えば、テストプログ
ラムによって制御され、それを順番に読み出し試験部へ
試験条件として設定できる形（マシン語）に変換する部
分と上記試験条件を試験部へ設定を行なう部分を有する
試験装置に関する。

ＩＣ，氏１，印刷配線板等の試験に当っては、テストプ
ログラムによって制御され必要な試験を美行する試験装
置が使用される。テストプログラムは、その内容により
実行順序を制御する部分（ブランチ処理を含む）と、マ
シン語に変換されて試験部へ試験条件を設定するための
データとして使用される部分とから成っている。従釆は
、変換部がテストプログラムの先頭から一処理分すなわ
ち一つの試験項目分ずつ読み出し解析して処理を行なう
。この際の変換部ＴＲＮの動作フローを第１図に示す。
すなわち、ブロックーにおいて試験部のハードウェアが
試験動作を完了したか否かを判定し、完了していなけれ
ばＮＯに分岐し、完了まで特合せる。

完了していればＹＥＳに分岐し、ブロック２においてテ
ストプログラム（ＴＰ）を一処理分読み出し、ブロック
３においてこれを解析する。その結果ブロック４におい
て制御命令（ブランチ命令）でなければＮＯに分岐し、
ブロック５においてテストプログラム（ＴＰ）のデータ
をマシン語すなわち、直ちに試験条件設定可能な形のデ
ータに変換し、ブロック６においてこれを試験条件とし
て試験部へ設定する。ブロック４において制御命令であ
ればＹＥＳに分岐し、ブロック７においてブランチ先へ
飛び処理の流れを変える。試験部において、ブロック５
および６の処理が完了して初めて試験の実行が可能とな
る。

上記より明らかなように従来は試験の実行を行なう前に
データをマシン語に変換する一連の処理を直列に行なう
ため、総合的の試験時間が長くなる欠点があった。本発
明は上記の欠点を除き、総合的の試験時間を短縮したこ
の種の試験装置を提供することを目的とする。

この目的は本発明によれば、テストプログラム、テスト
プログラム入力部、テストプログラム記憶部、テストプ
ログラム順次読出部、試験条件設定部、良否判定部、試
験条件設定部ハードウェアに対応する仮想領域を有する
メモリおよびこれ等に対する制御部を具備し、上記試験
条件設定部および良否判定部を含む試験部ハードウェア
が被試験体の試験実行中に、次の試験項目についての試
験条件をテストプログラムのデータから順次にマシン語
に変換しながら上記〆モリの仮想ハードウェア領域に格
納する処理Ａと、上記の現在実行中の試験が終了後、上
記次の試験項目についての試験条件を上記〆モリより一
括して上記試験条件設定部に転送し試験条件を設定する
処理Ｂとを分割して設け、処理Ａと処理Ｂ間はセットフ
ラグの内容によりインタフェースをとることにより試験
と同時に平行してマシン語変換および転送を行なう試験
装置によって達することができる。

次に本発明の実施例を図面について説明する。

第２図は本発明の一実施例のブロック図である。図にお
いて、ＴＰはテストプログラム、ＴＰＩはテストプログ
ラム入力部、ＴＰＭはテストプログラム記憶部、ＴＲＮ
はテストプログラム順次読出部であって、テストプログ
ラムのデータを試験条件設定用のマシン語に変換する機
能をも有するもの、ＭＷＭは後述の試験条件設定部に対
応する仮想ハードウェア領域として上記マシン語を記憶
するメモリである。Ｓは試験条件設定部であって、Ｖに
は電圧、Ｐにはパタ−ン、Ｔにはタイミングが設定され
る。Ｄはドライバ、ＩＰＣは入力側のピン接続子で被試
験体ＴＢ例えばＬＳＩの入力ピンＩＰが挿入される。な
おＯＰは被試験体ＴＢの出力ピンであって、出力側ピン
接続子○ＰＣに挿入接続される。ＣＭＰはコンパレータ
、ＣＨは一致照合回路、ＲＩは試験結果通知回路であり
、これ等で良否判定部Ｋが構成される。なおＣＮＴは制
御部である。試験の実行に際しては、まず被試験体ＴＢ
の接続ピンＩＰ，ＯＰを試験装置の対応するピン接続子
ｍＣ，ＯＰＣに挿入して被試験体ＴＢを試験装置に接続
する。

次にテストプログラムＴＰより一つの試験項目に対応す
る分（一処理分）を読み出し、テストプログラム入力部
ＴＰＩを経てテストプログラム記憶部ＴＰＭに記憶させ
る。

テストプログラム順次読出部ＴＲＮはこのデータを順次
に議出し、試験条件を直ちに設定することが可能な形の
マシン語に変換してメモリＭＷＭの試験条件設定部Ｓに
対応する仮想ハードウェア領域に記憶させる。試験部ハ
ードウェア（試験条件設定部Ｓ、ドライバ○、良否判定
部Ｋ等）による前回の試験項目に対する試験動作が完了
していれば、上記〆モリＭＷＭに記憶されているマシン
語が試験条件設定部Ｓに一括して転送され、ここに今回
の試験項目の一連の試験に対する試験条件が設定される
。

すなわち、例えば電圧設定部Ｖに設定されたデータによ
りドライバＤから出力する論理１，川こ対応する／・ィ
レベルおよびローレベルの電圧、被試験体駆動電源電圧
等が設定され、またパターン設定部ＰにはドライバＤを
駆動して被試験体ＴＢの入力ピンに与える論理のパター
ンが設定され、タイミング設定部にはパターン設定部Ｐ
から送出されるパターンの送出のタイミング条件が設定
される。この状態でパターン設定部Ｐを起動すると、設
定された電圧およびタイミングで設定されたパターンに
従って被試験体ＴＢの入力ピンＩＰに電圧が与えられる
。

そうすると上記パターンに従って出力ピンＯＰから出力
が、上言己電圧設定部Ｖにより基準電圧が設定されたコ
ンパレータにおいて該基準電圧と比較され、一致照合回
路ＣＨに出力する。一致照合回路ＣＨにおいてパターン
設定部Ｐから送出されるパターンに基き一致が照合され
、その結果により結果通知回路ＲＩにおいて被試験体Ｔ
Ｂの良否が判定され、これを制御部ＣＮＴに通知する。
一方、試験部ハードウェアによる試験実行中に、これと
並行して同時に、制御部ＣＮＴの制御により次の試験項
目に対する試験条件設定のためのデータををテストプロ
グラムＴＰの次のステップから読み出し、上記と同機に
テストプログラム順次読出部びＲＮ‘こおいてマシン語
に変換し、メモリＭＷＭの仮想ハードウェア領域に記憶
させる。

そして以前の試験項目１こ対して試験部ハ−ドウェアの
試験動作が完了すると、メモリＭＷＭの記憶内容が試験
条件設定部Ｓに一括転送され、これに対する次の試験項
目の一連の試験が行なわれる。

以上の概略説明から本発明においては、試験部ハードウ
ェアによる試験と同時にこれと並行してテストプログラ
ムＴＰの試験条件設定用データのマシン語変換動作が行
なわれるので、総合的の試験時間を短縮し得ることが理
解されるであろう。

次にテストプログラムＴＰ中の一つの試験項目に対する
命令、データをテストプログラムＴＰから読み出し、こ
れをマシン語に変換して試験装置の試験条件設定部Ｓに
設定するまでの処理における動作の流れを第３図の動作
流れ図について説明する。ここに、命令、データをテス
トプログラムＴＰから読み出し、データをマシン語に変
換してメモリＭＷＭの仮想ハードウェア領域に格納する
までの処理を処理Ａ、また上間メモリＭＷＭの仮想ハー
ドウェア領域に格納されたマシン語を試験部の試験条件
設定部Ｓに一括転送して試験条件を設定するまでの処理
を処理Ｂとする。

なお、試験条件設定部Ｓへの設定（処理Ｂ）はテストプ
ログラムＴＰ上に特定の命令（セット命令）をもうける
ことにより、試験部ハードウェアにおいて前回の試験項
目の試験動作完了により一括して行なう。まず処理Ａに
ついては、第３図動作流れ図に示すように、ブロック１
０においてセットフラグが立っているか否かを判定し、
立っていればＹＥＳに分岐し待合せとなる。ここに、後
述のようにこのセットフラグはセット命令により立てら
れ、処理Ｂの実行を可能とするものでこのフラグが立っ
ている間は処理Ａは待ち状態となる。このフラグが立っ
ていなければＮＯに分岐し、テストプログラムＴＰの読
み出し、解析を行なう（ブロック１１，１２）。そして
ブロック１３においてセット命令が杏かを判定し、セッ
ト命令であればＹＥＳに分岐し、前記したセットフラグ
を立てる。セット命令でなければＮＯに分岐し、フロツ
ク１５において条件付制御命令か否かを判定する。ここ
に条件付制御命令とは、前回の試験項目における試験結
果によって飛び先の異なるブランチ命令であって、条件
付制御命令であればＹＥＳに分岐し、少くとも２つある
飛び先の命令の総てについてそのデータをマシン語に変
換して（ブロック１６）メモリＭＷＭの仮想ハードウェ
ア領域に連続して出力し、ここに格納する（ブロック２
０）。このとき上記試験結果が良の場合、実行される命
令を先に処理するものとする。そして試験結果により飛
び先が判明した時点で、この飛び先の命令に対応するメ
モリＭＷＭの領域のデータ（マシン語）を試験条件とし
て設定する。このようにすることにより全べての飛び先
の命令の変換の終了する前に試験結果が判明し、飛び先
がすでに変ｆ奥格納の終っている方と判明した場合、そ
の後の変換処理を中止することができるので変換効率を
上げることができる。条件付制御命令でない場合はブロ
ック１５においてＮＯに分岐し、時間関係のデータを含
む命令か否かを判定する（ブロック１７）。

ここにこの命令は、ある試験項目の処理から次の試験項
目の処理までの間に一定の時間をとる必要のある場合、
例えば被試験体の温度を変え、あるいは被試験体に所定
の変形を与える等の場合、のもので設定時にその処理を
優先させる。時間関係のデータを含む命令であると判定
（ブロック１７）した場合は、ＹＥＳに分岐し、時間プ
ラグを立て時間データをマシン語に変換し、さらにデー
タをマシン語に変換し（ブロック１ ８）、メモリＭＷ
Ｍの仮想ハードウェア領域に格納する（ブロック２０）
。時間関係のデータを含まない命令と判定した場合は、
フロック１７においてＮＯに分岐し、テストプログラム
ＴＰのデータをマシン語に変換し、（ブロック１９）、
メモリＭＷＭの仮想ハードウェア領域に格納する（ブロ
ック２０）。これで処理Ａを終了する。ある試験項目に
ついての試験部ハードウェアの試験動作が完了すると、
次の試験項目についての処理Ｂが実行される。

第３図の処理Ｂの動作の流れにおいて示すように、時間
フラグが立っているか否かを判定（ブロック２１）し、
立っていればＹＥＳに分岐し、指定された時間待ちブ。
ック２３で示す次の動作に移る。立っていなければＮＯ
に分岐しブロック２３に示すように条件付制御命令があ
るか否かを判定する。条件付制御命令があればＹＥＳに
分岐し、飛び先の命令のデータのマシン語への変換およ
びメモリＭＷＭへの格納が終了したか否かを判定（ブロ
ック２４）する。未だ終了していなければＮＯに分岐し
終了するまで待つ。終了していればＹＥＳに分岐し、ブ
ロック２５においてセットフラグが立っているか杏かを
判定する。またブロック２３の動作において条件付制御
命令がなければＮＯに分岐し、ブロック２５に示すよう
にセットフラグが立っているか杏かを判定する。ブロッ
ク２５に示す動作においてセットフラグが立っていなけ
ればＮＯに分岐し、セットフラグが立てられるのを待つ
。立っていればＹＥＳに分岐し、フロック２６に示すよ
うに、メモリＭＷＭに格納されているマシン語を試験条
件設定部Ｓに一括して転送し、今回の試験項目に対する
試験条件の設定を行なう。これが終了すればセットフラ
グをオフ（ブロック２７）として処理Ｂを終了する。処
理Ｂが終了すれば、試験部ハードウェアで今回の試験項
目‘こ対する一連の試験が実行される。

なお、上記において処理Ａが動いているとき、試験部ハ
ードウェアの試験動作が完了すると、次の試験項目に対
する処理Ｂが割込みにより優先的に起動される。ただし
処理Ｂ中待ち状態となると処理Ａが動き、待ち状態が終
了すると再び処理Ｂが動作する。また、処理Ａにおいて
条件付制御命令を変換中に処理Ｂが起動され、かつ待ち
状態とならずに実行されると、上記変換処理は中断され
次のテストプログラムの処理に移る。

本発明による試験装置の構成は、第２図に示すものに限
るものでなく、例えば設定する試験条件の項目を変更し
たり増減することは可能であって、この場合当然試験条
件設定部Ｓの構成は、これに対応して変更される。

本発明は上記のように構成されており、テストプログラ
ムによって制御され、特定の試験条件で一つの項目‘こ
ついて一連の試験を行ない、かつ複数個の項目について
それぞれ試験条件を変えて連続して試験を実行するよう
な試験装置において、試験部ハードウェアで試験実行中
に一方において次回の試験項目についての試験条件設定
のため、テストプログラム中のデータをマシン語に変換
するソフトウェア上の処理を並行して同時に行なうよう
になされているので、総合的の試験時間を短縮し得る効
果がある。

【図面の簡単な説明】

第１図は従来の試験装置における動作の流れ図、第２図
は本発明の一実施例のブロック図、第３図は本発明の試
験装置における動作の流れ図である。 ＴＰ…テストプログラム、ＴＰ１・・・テストプログラ
ム入力部、ＴＰＭ・・・テストプログラム配億部、ＴＲ
Ｎ・・・テストプログラム日頃次読出部、ＭＷＭ・・・
仮想ハードウェア領域をもつメモリ、Ｓ・・・試験条件
設定部、Ｖ・・・電圧設定部、Ｐ・・・・パターン設定
部、Ｔ・・・タイミング設定部、Ｄ・・・ドライバ、Ｔ
Ｂ・・・被試験体、Ｋ・・・良否判定部、ＣＭＰ・・・
コンパレータ、ＣＨ・・・一致照合回路、Ｒ１・・・結
果通知回路、ＣＮＴ・・・制御部。 第２図 第１図 第３図

Claims (1)

【特許請求の範囲】
1. １ テストプログラム、テストプログラム入力部、テス
   トプログラム記憶部、テストプログラム順次読出部、試
   験条件設定部、良否判定部、試験条件設定部ハードウエ
   アに対応する仮想領域を有するメモリおよびそれ等に対
   する制御部を具備し、上記試験条件設定部および良否判
   定部を含む試験部ハードウエアが被試験体の試験実行中
   に、次の試験項目についての試験条件をテストプログラ
   ムのデータから順次にマシン語に変換しながら上記メモ
   リの仮想ハードウエア領域に格納する処理Ａと、上記の
   現在実行中の試験が終了後、上記次の試験項目について
   の試験条件を上記メモリより一括して上記試験条件設定
   部に転送し試験条件を設定する処理Ｂとを分離して設け
   、処理Ａと処理Ｂ間はセツトフラグの内容によりインタ
   ーフエースをとることにより試験と同時に平行してマシ
   ン語変換および転送を行なうことを特徴とする試験装置
   。