JPS59218561A

JPS59218561A - マイクロ・コンピユ−タ

Info

Publication number: JPS59218561A
Application number: JP58092373A
Authority: JP
Inventors: Hiromasa Ogawa; 浩正小川; Yoshio Kii; 記井　良雄; Kenzo Funatsu; 舟津　健三; Katsumi Iwata; 岩田　克美
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1983-05-27
Filing date: 1983-05-27
Publication date: 1984-12-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕この発明はマイクロ・コンピュータに適用して特に有効
な技術に関するもので、たとえば、複数の割込処理機能
を有するマイクロコンピュータ・システムに利用して有
効な技術に関するものである。

〔背景技術〕

本発明者が検討したところに従って本発明の詳細な説明
する。機器制御用のシングル・チップ・マイクロ・コン
ピュータなどでは、複数のプログラム・ルーチンを実行
するために、複数の割込要求を所定の優先順位に従っ又
処理するような構成が提案されている。割込要求元とし
ては、例えばコンピュータに内蔵された各種タイマーや
シリアル入出力ボートなどがある。また、例えばキーボ
ードなどのような外部装置が割込要求元となる場合もあ
木。

ところで、上述のように、複数の割込要求を処理する場
合は、各割込要求にそれぞれ優先順位を予め定めておく
ことが提案されている。すなわち、複数の割込要求が同
時に発生した場合は、優先順位の高い方の割込から低い
方の割込へ順次交替に処理して行く。その割込の順位は
、マイクロ・コンビーータの用途、％にプログラム内容
に応じて設定される。また、その順位の・設定は、マイ
クロ・コンピュータ内部の配線などによってハードウェ
ア的に行なわれる。しかしながら、かかる方式では以下
のような問題があることが、本発明者によって明らかに
された。すなわち、一旦設定した順位の変更は簡単には
行なえない。

また、上述のように割込の優先順位が予めハードウェア
的に固定され“Ｃいると、用途によっては非常に使い難
い場合が生じる。例えば、使用者側では、割込の優先順
位を自由に決めることができないため、用途を限定され
てしまうという不便が生じる。他方、供給者側では、用
途ごとに別々の品種を用意しなげればならないという面
倒が生じる。つまり、汎用性をもたせることができず、
いわゆるセミ・カスタム化しなければ、多様な使用者の
要求に応することができなくなる。このことは、例えば
少量多品種あるいは試作・品、への・用途を事実」二手
可能にするなど、マイクロ・コンビ＝−タの最も大きな
特長の一つである汎用性を大きく損うものである。

さらに、用途が予め定められている場合でも、割込の優
先度がプログラムの実行中に変わる場合、あるいは変え
たい場合が少なからずある。このような場合に、割込の
優先順位が予め固定的に設定されていると、プログラム
役割の自由度が大幅に失われたり、あるいはプログラム
が非常に複数化したりすることがある。

〔発明の目的〕

本発明の一つの目的は、複数の割込の優先順位を使用者
側にて自由かつ簡単に設定・変更できるようにすること
である。

本発明の一つの目的は、プログラム設計の自由度が高く
汎用性の高いマイクロ・コンピータ・システムを提供す
ることにある。また、少量多品種あるいは試作品への用
途も容易にし、たマイクロ・コンピュータを提供するこ
とにある。

この発明の前記ならびにそのほかの３６扶的と新規な特
徴については、本明細書の記述および添附図面から明か
になるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、複数の割込要求の優先順位を変更可能に設定
する割込優先制御手段を設けるとともに、この割込優先
制御手段の動作状態を設定する制御データをコンビーー
タの内部バスを介して与えるようにし、これによりプロ
グラム設計の自由度を高め、また汎用性を高めて、例え
は少情多品謹あるいは試作品への用途も容易にするとい
う目的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照し、なか
ら説明する。

なお、図面において同一あるいは相当する部分は同一符
号で示す。

第１図はこの発明によるマイクロ・コンピュータの一実
施例の要部を示す。

同図にその要部を示すマイクロ・コンピュータは、シン
グル・チップ・マイクロ・コンピュータとして構成され
、タイマーＴＭＩ、ＴＭ２およびシリアル入出力ボート
Ｓ１０などが内蔵されている。また、複数の割込要求を
受付けて優先順位に従って処理するように構成されてい
る。第１図に示す実施例の場合、割込要求元どしては、
第１のタイーｙ−ＴＭＩ、外部割込元ＩＮＴ、第２のタ
イマーＴＭ２．シリアル入出カポ＝トＳ１０の４種類が
ある。各割込元からはそれぞれ割込要求信号ＩＩ、Ｉ２
，１３．Ｉ４が発ぜられるようになっている。各割込要
求信号１１〜１４はそれぞれに保持回路Ｆ１〜Ｆ４に入
力されて保持されるようになっている。いわゆる、フラ
グがセットされろようになっている。各保持回路Ｆ１〜
Ｆ　４のセント出力は、後述する割込優先制御手段Ｐ　
１．　Ｄを介して割込制御部ＩＣの割込人力Ｐ１〜Ｐ４
へそれぞれ送られる。

割込制御部１０は、図示を省略するが、コンビュータの
主制御部を介してプログラムカウンタなどを制御するこ
とにより、所定の割込処理を実行させろ。その処理は定
められた優先順に行なわれる。その順位は、例えば割込
人力Ｐａ、、Ｐ２゜Ｐ３．Ｐ４の順にハードウェア的に
設定されている。仮にすべての割込人力Ｐ１〜Ｐ４に上
記保持回路Ｆ１〜Ｆ４のセット出力が入力されたとする
６すると先ず４、Ｐｌに入力された割込要求信号に応じ
て割込処理を行なう。この処理は、そのＰｌに人力され
た割込要求信号に対応する割込処理のためのプログラム
ルーチンの先頭番地へ、コンピュータの制御を移行させ
ることにより行なわれる。

その際、今までの処理状態はスタックなどに退避・保存
される。このようにして、Ｐｌに入力された割込要求信
号に対応する割込処理が実行されろ。

この割込処理が終了すると、そのＰｌに割込セット信号
を与えていた保持回路がリセットされる。

つまり、フラグかりセントされる。そして、次の優先順
位の割込の処理を実行する。この割込の要求信号はＰ２
に入力されている。このようにして、優先原付に従って
順次複数の割込処理を実行して行く。すべての割込処理
が終わった段階では、上記保持回路Ｆ１〜Ｆ４はいずれ
もリセットされて次の割込要求を新たに受付ける準備を
とる。まブこ、コンピュータの制御は、割込処理前の状
態をスタックなどから呼び戻して再び以前の処理状態に
復帰する。

ここで、上記保持回路Ｆ１〜Ｆ４と上記割込制御部１０
の割込人力Ｐ１〜Ｐ４との間には、上述した割込優先制
御手段ＰＩＤが介在させられている。この割込優先制御
手段ＰＩＤは論理ゲートアンイからなる一種のデコーダ
によって構成されろ。

この制御手段ＰＩＤは、」二記保持回路Ｆ１〜Ｆ４と上
記割込人力Ｐ１〜Ｐ４との対応関係の組合わせを任意に
変更できるように構成されている。例えば、保持回路と
割込入力とか最初表１のように対応していたとする。こ
れを外部からの制御操作でもって、例えば表２に示すよ
うな対応関係に任意に設定することができる。

なお、６表には、割込要求元とその優先順位なども併記
する。

表１以上のように、表１の場合は、割込処理が第１のタイマ
ー’ｌ”Ｍｌ、外部割込元ＩＮＴ、第２のタイマーＴＭ
２．　　シリアル入出カポ−）ＳＩＯの優先順位で行な
われろようになっている。ところが、」二記優先順位制
御手段ＰＩＩ）により、配線ン、Ｃどの・・−ドウエア
的構成を全く変更せずとも、例えば表２に示すように、
第り優先順位と第４優先１１位とを入れ変えて、シリア
ル入出力回路Ｓ１０．外部割込元ＩＮＴ、第２のタイマ
ーＴＭ２．第１のタイマーＴＭＩの順で優先順位を設定
することができる。他の優先順位の組合わせも任意に設
定することができる。

上記優先順位制御手段ＰＩＤの動作状態は、制御レジス
タＲ１によって設定される。この制御レジスタＲ１に制
御データを書込めば、その書込まれた内容に応じた割込
優先順位が設定される。制御レジスタＲ１は、マイクロ
・コンピュータ内部のアドレスバスＡＢおよびデータバ
スＤＢを介して行われる。特定のアドレスを上記制御デ
ータＲ１に割当て（マンピンクし）、その特定アドレス
へのデータの書込により上記制御データの書込を行なわ
せるようにする。従って、図示は省略するが、上記制御
レジスタＲＩＫは特定アドレスデータによって能動化す
るようにしたアドレスデコーダが設けられている。これ
により、その特定アドレスへのデータの書込を行なう簡
単な命令あるいはルーチンを実行するだけでもって、割
込の優先順位をソフトウェア的に任意に変更・設定する
ことができる。

以上のようにして、割込の優先順位をソフトウェア的に
自由に決めることができるため、シングル・チップ・マ
イクロ・コンピュータの用途範囲が拡大され、またそれ
を用いるシステムの設計の自由度が高められるという利
点を得ることができる。また、汎用性が高められ、同一
のノー−ドウエア仕様でもって多様な使用者の要求に応
じることができるようになる。このことは、例えば少量
多品種あるいは試作品などへの用途拡大をもたらす点で
非常に有利である。さらに、割込の優先度がプログラム
の実行中に変わる場合、あるいは変えたい場合も、簡単
に応じることができる。これにより、簡単なプログラム
でもって複雑な制御をこなすこともできるようになる。

〔効　果〕

ソフトにより割込の優先順位を決定することにより、複
数の割込の優先順位を使用者側にて自由かつ簡単に設定
・変更できるようになり、プログラム設計の自由度を高
めることができろ。また、汎用性を高めて、例えば少量
多品種あるいは試作品への用途拡大も行なえる。さらに
、プログラム実行中に割込優先順位を変更するといった
ようなことができ、これにより簡単なプログラムでもっ
て複雑な制御を行なわせることもできる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記割込優
先順位制御手段は割込要求元（ＴＭＩ、ＩＮＴ、ＴＭ２
．８ＩＯ）と保持回路Ｆ１〜Ｆ４との間に設けてもよい
。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシングル・チップ・
マイクロ・コンピュータについて説明したが、それに限
定されるものではなく、例えば、マルチ・チップ・マイ
クロ・コンピュータなどにも適用できる。

【図面の簡単な説明】

第１図はこの発明によるマイクロ・コンピュータの要部
一実施例を示す回路図である。ＴＭＩ、ＴＭ２・・・タイマー、Ｉ　Ｎ　Ｔ・・・外部
割込要求元、ＳＩＯ・・・シリアル人力ボート、１１〜
工４・・・割込要求信号、Ｆ】〜Ｆ４・・・保持回路、
ＰｉＤ・・・割込優先制御回路、■０・・・割込制御部
、Ｐ１〜Ｐ４・・・割込人力、Ｒ１・・・制御レジスタ
、ＡＢ・・・アドンスバス、ＤＢ・・・データバス。第　　１　　図ＰＩＤ　　　　　Ｉｃ

Claims

【特許請求の範囲】１、複数の割込要求を所定の優先順′位に従って処理す
るように構成されたマイクロ・コンピュータにおいて、
複数の割込要求の優先順位を変更可能に設定する割込優
先制御手段を設けるとともに、この割込優先制御手段の
動作状態を設定する制御データをコンピュータの内部パ
スを介して与える、ｌ：’）ｌ／ｆｉしたことを特徴と
するマイクロ・コンピータ。２、特許請求の範囲】のマイクロ・コンピュータにおい
て、上記割込優先制御手段の動作状態を設定する制御レ
ジスタを設けるとともに、この制御レジスタを特定アド
レスに割当て、この特定アドレスへのデータの書込によ
り上記制御レジスタに