JP2002140203A - コンピュータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 比較的簡単な手法で、ハードウエア部とソフ
トウエア部とからなるコンピュータ装置の処理速度を飛
躍的に高めるための手段を提供する。 【解決手段】 オペレーティングシステムとプログラム
とを含むソフトウエア部と、ハードウエア部１０１とか
らなるコンピュータ装置において、ソフトウエア部のう
ち少なくともオペレーティングシステムをハードウエア
記述言語を用い回路化してハードウエアとし、これをハ
ードウエア部１０１と一体化したことによって上記課題
を解決したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンピュータ装置、
特に事務処理や科学技術計算等に好適なコンピュータ装
置や、組込み用途向けのコンピュータ装置等に関する。

【０００２】

【従来の技術】２０世紀はコンピュータが飛躍的進歩を
遂げた世紀であり、開発当初はごく限られた範囲での利
用であったものが、今や我々の身近な生活にも欠かすこ
とのできない存在になった。

【０００３】このコンピュータ装置は、汎用性の点か
ら、大きく分けてメモリやＣＰＵなどのハードウエア部
と、このハードウエアを実際に動かすオペレーティング
システム（ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ）および
プログラムからなるソフトウエア部とから構成され、そ
れぞれ飛躍的な進歩を遂げた。

【０００４】技術の進歩に伴い、コンピュータに対する
要求も高まり、特に高速化のために処理速度を上げるこ
とが大きな課題となっている。

【０００５】

【発明が解決しようとする課題】このために、従来ハー
ドウェアの高速化や、ソフトウェアの一部のハードウェ
ア化などの改良が重ねられ、それなりの効果が期待でき
るものの、いずれもハードウエアをオペレーティングシ
ステムで制御する基本構成であるため、以下に説明する
問題により、処理速度のスピードアップにも自ずと限界
がある。

【０００６】図６は従来のコンピュータ装置の概念図、
図７は図６に示す従来のコンピュータ装置の説明図で、
コンピュータ装置は、「ハードウエア」つまり電子的な
回路や機械的な部分と、「ソフトウエア」つまりプログ
ラムとから構成され、オペレーティングシステムは、ユ
ーザ要求に対して二つまたはそれ以上の処理単位（プロ
セス、タスク、スレッドなど）へ要求を与えユーザ要求
を制御処理している。

【０００７】したがって、ユーザ処理要求によりソフト
ウェアがハードウェアを制御するときソフトウエアとハ
ードウエア間の電子的なやり取りが必ず発生し、このや
り取り時間が著しくシステム全体の処理速度を遅くして
いる。

【０００８】また図８に示すように、ソフトウェアは基
本的に順序処理であり、２つ以上の処理を完全並列処理
できない従来のソフトウェアオペレーティングシステム
は、見かけ上時分割処理により並列処理に見せかけてい
るものの、このやり方では処理単位が増えるにしたがっ
てシステム全体の処理が遅くなる。

【０００９】一方近年、ＡＳＩＣ（エイシック）つまり
カスタムＩＣのハードウエアの動作の記述言語として、
いわゆるＨＤＬ（ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔ
ｉｏｎ ｌａｎｇｕａｇｅ）言語が開発されている。

【００１０】ＡＳＩＣの大規模化が進み、数十万ゲート
の大きさになると、ゲートレベルによる従来の設計手法
では対応が難しい。ＨＤＬ言語は、ＡＳＩＣの構造を記
述せずに、機能だけを記述することによって、ネットリ
ストを作成したり、あるいは逆に、構造を記述して、ネ
ットリストを作成することもできるものである。またシ
ミュレーションによって設計の検証もできるため、ＡＳ
ＩＣの設計・検証時間の大幅な短縮が可能になるなどの
特徴がある。

【００１１】本発明者は、前記したようなコンピュータ
に対する処理の高速化の要求を解決するために、このよ
うなハードウエア記述言語を応用することを思いつき、
本発明を完成するに至ったものである。

【００１２】すなわち、本発明が解決すべき課題は、比
較的簡単な手法で、ハードウエア部とソフトウエア部と
からなるコンピュータ装置の処理速度を飛躍的に高める
ための手段を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、オペレーティ
ングシステムとプログラムとを含むソフトウエア部と、
ハードウエア部とからなるコンピュータ装置において、
前記ソフトウエア部のうち少なくともオペレーティング
システムをハードウエア記述言語を用い回路化してハー
ドウエアとし、これを前記ハードウエア部と一体化した
ことによって上記課題を解決したものである。

【００１４】本発明の最大の特徴は、本来ハードウエア
の設計用として開発されたＨＤＬ（ｈａｒｄｗａｒｅ
ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ）言語など
のハードウエア動作の記述言語を用いソフトウエア部を
回路化、すなわちハードウエア化したところにある。

【００１５】具体的には、ソフトウエア部を構成してい
る関数をＨＤＬの機能ブロック（モジュール）へ置きか
え合成することでソフトウエアの回路化が可能となる。

【００１６】ハードウエアには、プロセッサ（ＣＰ
Ｕ）、主記憶装置、外部記憶装置、周辺機器が含まれ、
ソフトウエアには、オペレーティングシステム、ユーテ
ィリティープログラム、プログラミング言語、アプリケ
ーションプログラム等が含まれるが、オペレーティング
システムやアプリケーションプログラムなどを電子的な
回路とすることにより、機械的な構成いわゆるハードウ
エアとなり、したがって、ハードウエア化されたソフト
ウエア部と本来のハードウエア部とを一体化することが
可能となり、その結果、従来のようなハードウエアとソ
フトウエアとのやり取り自体が無くなる。

【００１７】オペレーティングシステムは、コンピュー
タのハードウエアとソフトウエアの動作を総合的に管理
・制御するための基本ソフトウエアである。

【００１８】通常コンピュータは複数のユーザによって
共同利用されており、バッチ処置、タイムシェアリング
システム処理、リアルタイム処理が混在している。また
それぞれのユーザが必要とするハードウエアとソフトウ
エア資源はそれぞれに異なっており、オペレーティング
システムはハードウエアとソフトウエア資源を活用し
て、これらの多様な要求を満たし、スループットを向上
し、さらにオペレータの負担を軽減するため、バッチ処
理の自動化やジョブの連続処理などを管理・制御する。

【００１９】ここでいうオペレーティングシステムに
は、割り込み処理の管理、記憶領域の割り当ての管理、
時間の管理、プロセス管理、ファイルシステム管理、ネ
ットワーク管理、等の機能からなるカーネル、各種デバ
イスとオペレーティングシステムの仲立ちをするソフト
ウエアであるデバイスドライバなどが含まれる。場合に
よっては、コンパイラなどの各種ユーティリティを含ん
でも良い。また、組込み用途に用いられるＲＴＯＳ（ｒ
ｅａｌ ｔｉｍｅ ＯＳ）や携帯端末やディジタルカメ
ラ向けの比較的小さく作られた専用オペレーティングシ
ステムも含む。さらに、オペレーティングシステムはア
プリケーションソフトの実行のプラットフォームとして
標準化されることにより、ソフト、デバイス双方の設計
を容易にするものである。

【００２０】本発明においては、階層構造のドライバ、
オペレーティングシステムカーネル、ミドルウエア、ア
プリケーションなどからなるソフトウエア部の少なくと
も一部をハードウエア化することもできるし、目的に応
じて、ドライバとオペレーティングシステムカーネル、
ドライバとオペレーティングシステムカーネルとミドル
ウエア、またドライバとオペレーティングシステムカー
ネルとミドルウエアとアプリケーションのすべてをハー
ドウエア化することもできる。

【００２１】ハードウエア化するための手段としては、
ソフトウエアを直感的に回路化できるものである限り特
に限定されないが、ＶＨＤＬ（ＩＥＥＥ Ｓｔｄ １０
７６）やＶｅｒｉｌｏｇ−ＨＤＬ（ＩＥＥＥ Ｓｔｄ
１３６４）などを用いることができる。

【００２２】さらにハードウエア化したソフトウエア部
は、特開平１０−９１２１６号公報に開示されたよう
な、外部からのプログラム動作により機能の修正および
変更ができるシーケンス制御処理回路をアレイ状に配置
することにより制御及び機能変更が可能な半導体デバイ
スであることが望ましい。

【００２３】特開平１０−９１２１６号公報に記載のプ
ログラマブル半導体デバイスは、外部からのユーザ要求
が入力され、この入力されたユーザ要求を記憶するコン
トローラ部と、被処理入力が入力され、コントローラ部
に記憶されているユーザ要求に基づいて被処理入力に対
して所定の演算を行って処理出力を出力するデータバス
部とから構成される複数の基本単位セルを設け、複数の
基本単位セル間の入力及び出力の接続関係を切り替える
スイッチ制御回路を備えたものである。

【００２４】また処理速度を上げるためには、前記ハー
ドウエア化したソフトウエア部を、完全並列動作処理構
造とすることが望ましい。

【００２５】

【発明の実施の形態】以下本発明の特徴を図面に示す実
施の形態に基づき詳細に説明する。

【００２６】図１は本発明のコンピュータ装置の概念
図、図２は同じく説明図である。図１を参照して、
（Ａ）に示す１００は従来のコンピュータ装置で、ハー
ドウエア部１０１、ドライバ１０２、ＯＳカーネル１０
３、ミドルウエア１０４、アプリケーション１０５で構
成されている。

【００２７】（Ｂ）では、ドライバ１０２とＯＳカーネ
ル１０３とをＨＤＬ言語により回路化してハードウエア
とし、元のハードウエア１０１と合体させて一体のハー
ドウエア部２００を構成している。（Ｃ）はさらにミド
ルウエア１０４も同様の手順で回路化してハードウエア
とし、元のハードウエア１０１と合体させて一体のハー
ドウエア部２０１を構成している。（Ｄ）はソフトウエ
ア部のすべて、すなわち、ドライバ１０２、ＯＳカーネ
ル１０３、ミドルウエア１０４、アプリケーション１０
５をＨＤＬ言語により回路化してハードウエアとし、元
のハードウエア１０１と合体させて一体のハードウエア
部２０２を構成している。

【００２８】ななお、図１に示す各構成要素のうち、
（Ｂ）、（Ｃ）、（Ｄ）のそれぞれハードウエア化され
たハードシステム部分は、記載の外部からのユーザ要求
が入力され、この入力されたユーザ要求を記憶するコン
トローラ部と、被処理入力が入力され、コントローラ部
に記憶されているユーザ要求に基づいて被処理入力に対
して所定の演算を行って処理出力を出力するデータバス
部とから構成される複数の基本単位セルを設け、複数の
基本単位セル間の入力及び出力の接続関係を切り替える
スイッチ制御回路を備えた半導体デバイスとしている。

【００２９】このようにハードウエアとして半導体デバ
イスを用いることで、上記効果を維持しつつ使用目的に
応じた対応が可能となる。

【００３０】ついで、ソフトウエアをＨＤＬ言語により
回路化してハードウエアとする具体的方法について、ソ
フトウェアがＣ言語で書かれている場合を例にとって詳
細に説明する。図９に示すように、まず使用されている
Ｃ言語の関数をＨＤＬのモジュールへ変換する。つい
で、Ｃ言語の構文をＨＤＬの構文に変換することによっ
てハードウエアとすることができる。さらに、開発効率
を上げるため、それらの変換を自動化するツールを作成
することも可能である。ツールによって自動化すれば、
特に人に理解の容易なＨＤＬを介する必要を無くするこ
とも可能である。

【００３１】さらに、ハードウエアとして従来のソフト
ウエア部を本来のハードウエア部と一体化する具体的方
法について詳細に説明する。図１０に示すようにＯＳは
システムを、制御管理表（タスク表、メモリアドレス
表、入出力表、割り込み表、ファイルシステム表など）
により制御管理している。これらシステムの制御管理表
は、必要に応じて相互にリンクされ接続関係を変更する
ことによりシステムを制御管理している。ハードウェア
へ一体化するには、これらの表をレジスタ回路へ変換
し、その表（レジスタ）の接続関係をセレクタ回路によ
り構築し、必要に応じてセレクタ回路により接続関係を
変える。最後に、これらのハードウェア（回路）を状態
遷移回路により制御することによって一体化することが
できる。

【００３２】これによって、オペレーティングシステム
とハード、ソフトとハード、制御するものとされるもの
という観点ではなく、システム処理という観点からハー
ドウェアを制御するソフトウェア（すなわちオペレーテ
ィングシステム）そのものを制御されるハードウェアと
完全に一体化したものとなり、ソフトウェア処理とハー
ドウェア処理は一つの処理となる。その結果、図２に示
すように、ソフトウェアとハードウェアのやり取りが完
全になくなりソフトとハード間のやり取り時間が完全に
なくなる。

【００３３】図３（Ａ）は従来のコンピュータ装置にお
ける処置の流れを示す説明図、（Ｂ）は上記コンピュー
タ装置における処置の流れを示す説明図である。

【００３４】（Ａ）に示すように、従来のソフトウェア
オペレーティングシステム（ソフトウェア＋ハードウェ
ア）の場合、順次実行のため１処理単位毎しか実行でき
ず、処理単位間の切り換えに時間がかかる。これに対
し、（Ｂ）に示す本発明のハードウェアオペレーティン
グシステム（ハードウェアのみ）の場合、完全並列動作
処理構造であるため、それぞれの処理単位はハードウェ
ア化により完全に別個にしている。これにより１処理単
位＝１サイクル＝１クロックに確定できる。これによっ
て、各処理単位が完全に１クロック毎に並列実行できる
ため高速化が可能となる。図４に示すように、最速１サ
イクル（数ナノ秒）以下で超高速処理が可能となる。特
にアプリケーションレベルでは、３〜９桁以上の処理速
度が実現できる。

【００３５】図５はハードウエア（ＬＳＩ）化されたソ
フトウエア部の一例を示すもので、本実施例において
は、ハードウエアを６つにブロック化し、このブロック
毎に電力供給の停止ができるようにしている。これによ
って、使用していないブロックの消費電力をカットする
ことが可能となり、低消費電力化が可能となる。

【００３６】

【発明の効果】本発明によって以下の効果を奏する。

【００３７】（１）ハードウエアの設計用として開発さ
れたＨＤＬ（ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏ
ｎ ｌａｎｇｕａｇｅ）言語などのハードウエア動作の
記述言語を用いソフトウエア部を回路化、すなわちハー
ドウエア化したことで、ハードウエア化したソフトウエ
ア部と本来のハードウエア部とを一体化することがで
き、従来のようにソフトウエア部とハードウエア部との
電子的やり取りが不要となり、これによって処理速度が
早くなる。

【００３８】（２）特に、ハードウエア化されたソフト
ウエア部を、完全並列動作処理構造とすることで、数ナ
ノ秒以下での高速処理が可能となる。

【００３９】（３）ハードウエア化したソフトウエア部
を、外部からのプログラム動作により機能の修正および
変更ができるシーケンス制御処理回路をアレイ状に配置
することにより制御及び機能変更が可能な半導体デバイ
スとすることで、上記効果を維持しつつ使用目的に応じ
た対応が可能となる。

【００４０】（４）ハードウエア化したソフトウエア部
を複数にブロック化し、このブロック毎に電力供給の停
止ができるようにすることで、使用していないブロック
の消費電力をカットすることが可能となり、低消費電力
化が可能となる。

【図面の簡単な説明】

【図１】 本発明のコンピュータ装置の概念図

【図２】 図１に示すコンピュータ装置の説明図

【図３】 （Ａ）は従来のコンピュータ装置における処
置の流れを示す説明図、（Ｂ）は図１に示すコンピュー
タ装置における処置の流れを示す説明図

【図４】 処理サイクルの説明図

【図５】 ハードウエア（ＬＳＩ）化されたソフトウエ
ア部の一例を示す図

【図６】 従来のコンピュータ装置の概念図

【図７】 図６に示す従来のコンピュータ装置の説明図

【図８】 従来のコンピュータ装置の処理の流れを示す
説明図

【図９】 ソフトウエアを回路化する処理の説明図

【図１０】 回路化したソフトウエアをハードウエアと
一体化する処理の説明図

【符号の説明】 １００ 従来のコンピュータ装置 １０１ ハードウエア部 １０２ ドライバ １０３ ＯＳカーネル １０４ ミドルウエア １０５ アプリケーション ２００ 従来のソフトウエアとハードウエアとが一体化
されたハードウエア部 ２０１ 従来のソフトウエアとハードウエアとが一体化
されたハードウエア部 ２０２ 従来のソフトウエアとハードウエアとが一体化
されたハードウエア部

フロントページの続き (72)発明者 川北 浩孝 神奈川県鎌倉市西御門１−15−８ (72)発明者 鳥海 佳孝 東京都板橋区宮本町54−１ (72)発明者 音田 良博 福岡県福岡市博多区博多駅東１丁目９−11 株式会社ロジック・リサーチ内 Ｆターム(参考） 5B011 EA02 EB01 MA07 5B098 GA02 GA04 GC20

Claims (6)

【特許請求の範囲】
1. 【請求項１】 オペレーティングシステムとプログラム
   とを含むソフトウエア部と、ハードウエア部とからなる
   コンピュータ装置において、前記ソフトウエア部のうち
   の少なくともオペレーティングシステムのカーネルを回
   路化してハードウエアとし、これを前記ハードウエア部
   と一体化したコンピュータ装置。
2. 【請求項２】 前記ソフトウエア部のすべてをハードウ
   エア化したことを特徴とする請求項１記載のコンピュー
   タ装置。
3. 【請求項３】 前記回路化がＨＤＬ言語によりなされて
   いることを特徴とする請求項１または２記載のコンピュ
   ータ装置。
4. 【請求項４】 前記ハードウエア化したソフトウエア部
   が、外部からのプログラム動作により機能の修正および
   変更ができるシーケンス制御処理回路をアレイ状に配置
   することにより制御及び機能変更が可能な半導体デバイ
   スであることを特徴とする請求項１から３のいずれかに
   記載のコンピュータ装置。
5. 【請求項５】 前記ハードウエア化したソフトウエア部
   を、完全並列動作処理構造としたことを特徴とする請求
   項１から４のいずれかに記載のコンピュータ装置。
6. 【請求項６】 前記ハードウエア化したソフトウエア部
   を複数にブロック化し、このブロック毎に電力供給の停
   止ができるようにした請求項１から５のいずれかに記載
   のコンピュータ装置。