JP2003196246A - データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 - Google Patents

データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Info

Publication number
JP2003196246A
JP2003196246A JP2001394526A JP2001394526A JP2003196246A JP 2003196246 A JP2003196246 A JP 2003196246A JP 2001394526 A JP2001394526 A JP 2001394526A JP 2001394526 A JP2001394526 A JP 2001394526A JP 2003196246 A JP2003196246 A JP 2003196246A
Authority
JP
Japan
Prior art keywords
data
data processing
processor
processing device
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001394526A
Other languages
English (en)
Other versions
JP3693013B2 (ja
Inventor
Kenichiro Anjo
健一朗 安生
Taro Fujii
太郎 藤井
Kouichirou Furuta
浩一朗 古田
Giichi Yabe
義一 矢部
Masato Motomura
真人 本村
Takao Toi
崇雄 戸井
Toru Awashima
亨 粟島
Noritsugu Nakamura
典嗣 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001394526A priority Critical patent/JP3693013B2/ja
Priority to US10/326,966 priority patent/US20030126404A1/en
Publication of JP2003196246A publication Critical patent/JP2003196246A/ja
Application granted granted Critical
Publication of JP3693013B2 publication Critical patent/JP3693013B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors

Abstract

(57)【要約】 【課題】 データ処理システムの複数のデータ処理装置
の少なくとも１個をアレイ型プロセッサとし、そのアレ
イ型プロセッサと他のデータ処理装置とのデータ処理を
良好に連動させる。 【解決手段】 イベントデータに対応して処理データを
処理し、そのデータ処理に対応してイベントデータを発
行する、アレイ型プロセッサ１００とデータ処理装置２
００とが、処理データの少なくとも一部とイベントデー
タの少なくとも一部とを相互通信してデータ処理を連動
させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、並列に接続されて
いる複数のデータ処理装置でデータ処理を分担するデー
タ処理システムに関し、特に、複数のデータ処理装置の
少なくとも１個がアレイ型プロセッサからなるデータ処
理システムに関する。
【０００２】
【従来の技術】現在、各種のデータ処理を自在に実行で
きるデータ処理装置としては、いわゆるＣＰＵ(Central
Processing Unit)またはＭＰＵ(Micro Processor Uni
t)と呼称される製品などが実用化されている。
【０００３】さらに、このような複数のデータ処理装置
を並列に接続して煩雑なデータ処理を分担するデータ処
理システムも実用化されており、このようなデータ処理
システムとしては、同一構造の複数のデータ処理装置を
接続した同種結合タイプと、構造が相違する複数のデー
タ処理装置を接続した異種結合タイプとがある。
【０００４】同種結合タイプのデータ処理システムで
は、１つのデータ処理を同一構造の複数のデータ処理装
置で分担するので、高い並列度でデータ処理を実行する
ことができる。異種結合タイプのデータ処理システムで
は、１つのデータ処理を複数種類のデータ処理装置で分
担するので、データ処理装置ごとに得意のデータ処理を
実行することができる。
【０００５】このようなデータ処理システムに利用され
るＭＰＵなどのデータ処理装置は、ソフトウェアに対応
して各種のデータ処理を実行できるが、一連のデータ処
理を順番に逐次実行する必要があり、その逐次処理ごと
に命令コードをデータ読出する必要があるので、複雑な
データ処理を高速に実行することは困難である。
【０００６】一方、１つのデータ処理に対応してハード
ウェアで形成した論理回路は、そのデータ処理を高速に
実行することが可能であるが、ソフトウェアを変更でき
ないので１つのデータ処理しか実行できない。このよう
な課題を解決するため、本出願人はソフトウェアに対応
してデータパスの構成が変化するデータ処理装置として
アレイ型プロセッサを発案し、特願2000-043202号、特
願平2001-263804号、特願平2001-294241号、として出願
した。このアレイ型プロセッサでは、小規模の複数のプ
ロセッサエレメントと複数のスイッチエレメントとがデ
ータパス部にマトリクス配列されており、この１個のデ
ータパス部に１個の状態管理部が並設されている。
【０００７】複数のプロセッサエレメントは、個々にデ
ータ設定される命令コードに対応してデータ処理を個々
に実行し、複数のスイッチエレメントは、個々にデータ
設定される命令コードに対応して複数のプロセッサエレ
メントの接続関係を個々に切換制御する。
【０００８】つまり、アレイ型プロセッサは、複数のプ
ロセッサエレメントと複数のスイッチエレメントとの命
令コードを切り換えることでデータパスの構成が変化す
るので、ソフトウェアに対応して各種のデータ処理を実
行することができ、ハードウェアとして小規模の複数の
プロセッサエレメントが簡単なデータ処理を並列に実行
するので、データ処理を高速に実行することができる。
【０００９】そして、上述のような複数のプロセッサエ
レメントと複数のスイッチエレメントとの命令コードか
らなるコンテキストを状態管理部がコンピュータプログ
ラムに対応して動作サイクルごとに順次切り換えるの
で、アレイ型プロセッサはコンピュータプログラムに対
応して並列処理を連続的に実行することができる。そこ
で、本出願人は複数のデータ処理装置を並列に接続した
データ処理システムに、上述のようなアレイ型プロセッ
サを適用することを発案した。
【００１０】
【発明が解決しようとする課題】しかし、アレイ型プロ
セッサは構造と動作との両方が従来のデータ処理装置と
は根本的に相違しているため、複数のデータ処理装置を
並列に接続したデータ処理システムに単純に適用するこ
とはできず、単純に適用してもアレイ型プロセッサと他
のデータ処理装置とを良好に連動させてデータ処理を分
担させることはではない。
【００１１】また、上述のようなデータ処理システムで
は多量の処理データを使用するので、大容量のデータメ
モリを複数のデータ処理装置と共通の外部バスに接続す
ることなどが必要となる。しかし、これでは単純に回路
規模が増大することになり、ハードウェアの使用効率も
良好でない。
【００１２】本発明は上述のような課題に鑑みてなされ
たものであり、並列に接続された複数のデータ処理装置
の少なくとも１個がアレイ型プロセッサで良好に動作す
るデータ処理システムを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の一のデータ処理
システムは、入力される処理データを事前にデータ設定
されているコンピュータプログラムと入力されるイベン
トデータとに対応してデータ処理する複数のデータ処理
装置が並列に接続されており、これら複数のデータ処理
装置の少なくとも１個がアレイ型プロセッサからなる。
【００１４】このアレイ型プロセッサは、個々にデータ
設定される命令コードに対応してデータ処理を個々に実
行する複数のプロセッサエレメントと個々にデータ設定
される命令コードに対応して複数のプロセッサエレメン
トの接続関係を個々に切換制御する複数のスイッチエレ
メントとがマトリクス配列されているデータパス部と、
このデータパス部の命令コードからなるコンテキストを
コンピュータプログラムとイベントデータとに対応して
順次切り換える状態管理部と、を有している。
【００１５】そして、他のデータ処理装置で処理された
処理データの少なくとも一部をアレイ型プロセッサのデ
ータパス部に伝送させ、他のデータ処理装置がデータ処
理に対応して発行するイベントデータの少なくとも一部
を状態管理部に伝送させる。また、アレイ型プロセッサ
のデータパス部で処理された処理データの少なくとも一
部を他のデータ処理装置に伝送させ、データパス部がデ
ータ処理に対応して発生するイベントデータの少なくと
も一部を他のデータ処理装置に伝送させる。
【００１６】本発明の他のデータ処理システムは、アレ
イ型プロセッサが各種データを更新自在に一時記憶する
データメモリも有しており、このデータメモリをアレイ
型プロセッサと他のデータ処理装置とに共有させる。
【００１７】
【発明の実施の形態】本発明のデータ処理システムは、
入力される処理データを事前にデータ設定されているコ
ンピュータプログラムと入力されるイベントデータとに
対応してデータ処理する複数のデータ処理装置が並列に
接続されており、これら複数のデータ処理装置で処理デ
ータを分散処理する。
【００１８】本発明の実施の形態のデータ処理システム
では、複数のデータ処理装置の少なくとも１個がアレイ
型プロセッサからなり、このアレイ型プロセッサが、デ
ータパス部と状態管理部とを有している。データパス部
は、複数のプロセッサエレメントと複数のスイッチエレ
メントとがマトリクス配列されており、プロセッサエレ
メントは、個々にデータ設定される命令コードに対応し
てデータ処理を個々に実行し、スイッチエレメントは、
個々にデータ設定される命令コードに対応して複数のプ
ロセッサエレメントの接続関係を個々に切換制御する。
状態管理部は、データパス部の命令コードからなるコン
テキストをコンピュータプログラムとイベントデータと
に対応して順次切り換える。
【００１９】そして、他のデータ処理装置で処理された
処理データの少なくとも一部がアレイ型プロセッサのデ
ータパス部に伝送されるとともに、他のデータ処理装置
がデータ処理に対応して発行するイベントデータの少な
くとも一部が状態管理部に伝送される。また、アレイ型
プロセッサのデータパス部で処理された処理データの少
なくとも一部が他のデータ処理装置に伝送されるととも
に、データパス部がデータ処理に対応して発生するイベ
ントデータの少なくとも一部が他のデータ処理装置に伝
送される。つまり、アレイ型プロセッサと他のデータ処
理装置とが処理データを相互通信するとともに、そのデ
ータ処理に対応したイベントデータも相互通信する。
【００２０】また、他の実施の形態としては、アレイ型
プロセッサの同期制御回路に状態管理部により格納され
るイベントデータが他のデータ処理装置により読み出さ
れ、他のデータ処理装置により格納されるイベントデー
タが状態管理部により読み出されることにより、アレイ
型プロセッサと他のデータ処理装置とが状態管理部によ
りイベントデータを相互通信する。
【００２１】また、他の実施の形態としては、アレイ型
プロセッサが有するデータメモリを他のデータ処理装置
も共有することにより、データ処理システムとしてアレ
イ型プロセッサのデータメモリが有効に利用される。
【００２２】また、他の実施の形態としては、アレイ型
プロセッサと他のデータ処理装置との１個に排他制御回
路がデータメモリを排他使用させることにより、アレイ
型プロセッサと他のデータ処理装置とで共有されるデー
タメモリが排他使用される。
【００２３】また、他の実施の形態としては、データメ
モリがデータパス部に分散された複数のメモリユニット
からなり、これら複数のメモリユニットを１個のデータ
メモリとして他のデータ処理装置に認識させる仮想認識
手段をアレイ型プロセッサが有していることにより、ア
レイ型プロセッサの複数のメモリユニットが他のデータ
処理装置に１個のデータメモリとして利用される。
【００２４】また、他の実施の形態としては、複数のメ
モリユニットの少なくとも一部は、データ読出／書込を
受け付けるアクセスポートとアドレスデータごとの記憶
エリアとが各々複数のマルチポートメモリからなり、ア
レイ型プロセッサと他のデータ処理装置とによるデータ
読出／書込を互いに異なるアクセスポートと記憶エリア
とで同時に受け付けることにより、マルチポートのデー
タメモリがアレイ型プロセッサと他のデータ処理装置と
に同時に使用される。
【００２５】また、他の実施の形態としては、複数のメ
モリユニットの少なくとも一部が複数のプロセッサエレ
メントの少なくとも一部に内蔵されており、アレイ型プ
ロセッサが複数のプロセッサエレメントの一部がメモリ
ユニットを使用しているときに他部のプロセッサエレメ
ントで使用されていないメモリユニットを他のデータ処
理装置が使用することにより、複数のメモリユニットの
一部がアレイ型プロセッサに使用されていても他部が他
のデータ処理装置に使用される。
【００２６】また、他の実施の形態としては、複数のプ
ロセッサエレメントの少なくとも一部が処理データを一
時保持するレジスタファイルを有しており、複数のメモ
リユニットの少なくとも一部がレジスタファイルからな
ることにより、アレイ型プロセッサの複数のプロセッサ
エレメントに必須のレジスタファイルが他のデータ処理
装置に共有される。
【００２７】また、他の実施の形態としては、複数のプ
ロセッサエレメントの少なくとも一部が命令コードを更
新自在に一時保持するインストラクションメモリを有し
ており、複数のメモリユニットの少なくとも一部がイン
ストラクションメモリからなることにより、アレイ型プ
ロセッサの複数のプロセッサエレメントに必須のインス
トラクションメモリが他のデータ処理装置に共有され
る。
【００２８】また、他の実施の形態としては、アレイ型
プロセッサは、複数のスイッチエレメントにより切換制
御されて複数のプロセッサエレメントの処理データが伝
送されるデータバスを有しており、このデータバスにプ
ロセッサエレメントと並列に複数のメモリユニットの少
なくとも一部が接続されていることにより、アレイ型プ
ロセッサでプロセッサエレメントの処理データの保持に
利用されるメモリユニットが他のデータ処理装置に共有
される。
【００２９】また、他の実施の形態としては、複数のプ
ロセッサエレメントの少なくとも一部が命令コードを更
新自在に一時保持するインストラクションメモリを有し
ており、アレイ型プロセッサは、複数のスイッチエレメ
ントにより切換制御されて複数のプロセッサエレメント
の処理データが伝送されるデータバスと、入力される命
令コードが複数のプロセッサエレメントまで伝送される
命令バスと、を別個に有しており、他のデータ処理装置
が使用するメモリユニットの読出／書込データが命令バ
スで伝送されることにより、アレイ型プロセッサでデー
タ処理の最中には利用されない命令バスで他のデータ処
理装置にメモリユニットが利用される。
【００３０】また、他の実施の形態としては、入力され
る多数ビットのアドレスデータを少数の大容量バスが状
態管理部まで伝送し、状態管理部のインストラクション
デコーダが多数ビットのアドレスデータを少数ビットの
複数のアドレスデータにデコードし、状態管理部から複
数のプロセッサエレメントまで多数の小容量バスが少数
ビットのアドレスデータを伝送し、複数のプロセッサエ
レメントのインストラクションメモリがアドレスデータ
に対応して命令コードをデータ格納することにより、多
数のプロセッサエレメントにアドレスデータが少数のバ
スで伝送される。
【００３１】また、他の実施の形態としては、アレイ型
プロセッサは、他のデータ処理装置によるデータ読出に
対応して共有されるデータメモリのアドレスデータを発
行するアドレス発行回路と、このアドレス発行回路で発
行されたアドレスデータでデータメモリから読み出され
た読出データを出力するデータ読出回路と、を別個に有
しており、アドレス発行回路とデータ読出回路とがデー
タパス部の両側に分散配置されていることにより、デー
タパス部のデータメモリにアドレスデータが到達する時
間と、データメモリの読出データがデータ読出回路に到
達する時間と、の合計が一定となる。
【００３２】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、所定
の機能を発揮する専用のハードウェア、所定の機能がコ
ンピュータプログラムにより付与されたデータ処理装
置、コンピュータプログラムによりデータ処理装置の内
部に実現された所定の機能、これらの組み合わせ、等で
良い。また、本発明で云う各種手段は、個々に独立した
存在である必要もなく、ある手段が他の手段の一部であ
るようなことも可能である。
【００３３】また、本発明で云う情報記憶媒体とは、デ
ータ処理装置に各種処理を実行させるためのコンピュー
タプログラムが事前に格納されたハードウェアであれば
良く、例えば、データ処理装置を一部とする装置に固定
されているＲＯＭ(Read OnlyMemory)およびＨＤＤ(Hard
Disc Drive)、データ処理装置を一部とする装置に交換
自在に装填されるＣＤ(Compact Disc)−ＲＯＭおよびＦ
Ｄ(Flexible Disc-cartridge)、等で良い。
【００３４】また、本発明で云うデータ処理装置とは、
コンピュータプログラムをデータ読取して対応するデー
タ処理を実行できるハードウェアであれば良く、例え
ば、ＭＰＵを主体として、これに、ＲＯＭ、ＲＡＭ(Ran
dom Access Memory)、Ｉ／Ｆ(Interface)ユニット、等
の各種デバイスが接続されたハードウェアなどで良い。
【００３５】また、本発明で云うイベントデータとは、
例えば、アレイ型プロセッサの状態管理部にデータパス
部または他のデータ処理装置が伝送する場合には、その
状態管理部が管理している現在の状態を遷移させるため
のデータからなり、アレイ型プロセッサの状態管理部が
他のデータ処理装置に伝送する場合には、その状態管理
部が管理している現在の状態を他のデータ処理装置に通
知するためのデータからなる。
【００３６】［実施例の構成］本実施例のデータ処理シ
ステム１０００は、図１に示すように、複数のデータ処
理装置として１個のアレイ型プロセッサ１００と１個の
ＭＰＵ２００とを有しており、これらのアレイ型プロセ
ッサ１００とＭＰＵ２００とが外部バス３００とデータ
ライン３０１とで互いに接続されている。
【００３７】また、データ処理システム１０００では、
アレイ型プロセッサ１００のコンピュータプログラムが
格納されているプログラムメモリ３０２と、ＭＰＵ２０
０のコンピュータプログラムが格納されているプログラ
ムメモリ３０３と、が各々専用に設けられており、これ
らが外部バス３００に接続されている。
【００３８】アレイ型プロセッサ１００は、自身のコン
ピュータプログラムをプログラムメモリ３０２からデー
タ読出し、そのコンピュータプログラムに対応してデー
タ処理を実行する。そのとき、入力される処理データが
データパス部１０６でデータ処理されて出力され、その
データ処理に対応してデータパス部１０６でイベントデ
ータが発行される。
【００３９】また、ＭＰＵ２００は、Ｉ／Ｆ回路、プロ
セッサコア、内部レジスタ、等のハードウェアを有して
おり（図示せず）、プログラムメモリ３０３に格納され
ているコンピュータプログラムに対応して動作すること
により、データ入力手段、データ処理手段、データ記憶
手段、データ出力手段、等の各種手段が各種機能として
論理的に形成されている。
【００４０】データ入力手段は、コンピュータプログラ
ムに対応してプロセッサコアがＩ／Ｆ回路の入力データ
を認識する機能に相当し、処理データとイベントデータ
とが入力される。データ処理手段は、プロセッサコアが
データ処理を実行する機能に相当し、入力される処理デ
ータをコンピュータプログラムとイベントデータとに対
応してデータ処理する。
【００４１】データ記憶手段は、プロセッサコアが処理
データを内部レジスタに格納する機能に相当し、処理デ
ータなどの各種データを一時記憶する。データ出力手段
は、プロセッサコアがＩ／Ｆ回路のデータ出力を制御す
る機能に相当し、処理された処理データとイベントデー
タとを出力する。
【００４２】ただし、データ処理システム１０００のＭ
ＰＵ２００は、処理データの少なくとも一部とイベント
データとをアレイ型プロセッサ１００から入力し、デー
タ処理の少なくとも一部に対応して新規のイベントデー
タを発行し、処理データの少なくとも一部と新規に発行
されたイベントデータとをアレイ型プロセッサ１００に
出力する。さらに、ＭＰＵ２００は、前述のようにデー
タ記憶手段で各種データを一時記憶するが、その各種デ
ータの少なくとも一部をアレイ型プロセッサ１００に一
時記憶させる。
【００４３】アレイ型プロセッサ１００は、Ｉ／Ｆ回路
１０１、プロセッサコア１０２、仮想認識手段でありア
ドレス発行回路であるメモリコントローラ１０３、デー
タ読出回路であるリードマルチプレクサ１０４、等を有
しており、プロセッサコア１０２は、図１および図３に
示すように、状態管理部１０５とデータパス部１０６と
を有している。
【００４４】データパス部１０６は、図２および図３に
示すように、複数のプロセッサエレメント１０７、複数
のスイッチエレメント１０８、データバスの一部である
多数のｍｂ(ｍ-bit)バス１０９、データバスの一部であ
る多数のｎｂ(ｎ-bit)バス１１０、等を有しており、複
数のプロセッサエレメント１０７と複数のスイッチエレ
メント１０８とがマトリクス配列されて多数のｍ／ｎｂ
バス１０９，１１０によりマトリクス接続されている。
【００４５】また、図２(ｂ)に示すように、プロセッサ
エレメント１０７は、メモリ制御回路１１１、メモリユ
ニットでありデータメモリの一部であるインストラクシ
ョンメモリ１１２、インストラクションデコーダ１１
３、メモリユニットでありデータメモリの一部であるｍ
ｂレジスタファイル１１５、メモリユニットでありデー
タメモリの一部であるｎｂレジスタファイル１１６、ｍ
ｂＡＬＵ(Arithmetic and Logical Unit)１１７、ｎｂ
ＡＬＵ１１８、内部可変配線（図示せず）、等を各々有
しており、スイッチエレメント１０８は、バスコネクタ
１２１、入力制御回路１２２、出力制御回路１２３、等
を各々有している。
【００４６】Ｉ／Ｆユニット１０１は、図１および図４
に示すように、プロトコル制御部１３１、メモリアクセ
ス部１３２、同期制御回路１３３、を有しており、プロ
トコル制御部１３１は、外部バス３００とメモリアクセ
ス部１３２とに接続されている。さらに、このメモリア
クセス部１３２は、メモリコントローラ１０３とリード
マルチプレクサ１０４と同期制御回路１３３とに接続さ
れており、この同期制御回路１３３は、プロセッサコア
１０２のデータパス部１０６に接続されている。
【００４７】プロトコル制御部１３１は、外部バス３０
０と共通のバスプロトコルがデータ設定されており、こ
のバスプロトコルに対応して外部バス３００と各種デー
タを通信するとともに、より単純な手法でメモリアクセ
ス部１３２と各種データを通信する。
【００４８】このメモリアクセス部１３２は、図１に示
すように、ＭＰＵ２００から外部バス３００を介してプ
ロトコル制御部１３１に入力される各種データをメモリ
コントローラ１０３とデータパス部１０６と同期制御回
路１３３とに伝送し、これらから伝送される各種データ
をプロトコル制御部１３１から外部バス３００を介して
ＭＰＵ２００に出力する。
【００４９】同期制御回路１３３は、図４に示すよう
に、外部データレジスタ１３５と内部データレジスタ１
３６とを有しており、ＭＰＵ２００から外部バス３００
を介してプロトコル制御部１３１に入力されるイベント
データを外部データレジスタ１３５で一時保持し、状態
管理部１０５によりデータ書込されるイベントデータを
内部データレジスタ１３６で一時保持する。
【００５０】図１に示すように、同期制御回路１３３の
外部データレジスタ１３５で一時保持されたイベントデ
ータはデータパス部１０６を介して状態管理部１０５に
データ読取され、内部データレジスタ１３６で一時保持
されたイベントデータはＭＰＵ２００にデータ読取され
る。
【００５１】メモリコントローラ１０３は、Ｉ／Ｆユニ
ット１０１のメモリアクセス部１３２から伝送される各
種データをプロセッサコア１０２の状態管理部１０５と
データパス部１０６とに伝送し、リードマルチプレクサ
１０４はデータパス部１０６から読み出された読出デー
タをメモリアクセス部１３２に伝送する。
【００５２】より詳細には、図３に示すように、状態管
理部１０５は、インストラクションデコーダ１３８、遷
移テーブルメモリ１３９、インストラクションメモリ１
４０、を有しており、そのインストラクションデコーダ
１３８とメモリコントローラ１０３とは大容量バスであ
る命令バス１４１で接続されている。
【００５３】また、プロセッサエレメント１０７は、例
えば、４行４列に配列されており、メモリコントローラ
１０３からリードマルチプレクサ１０４まで並列に接続
された４行の命令バス１４２が１行ごとに４列のプロセ
ッサエレメント１０７のメモリ制御回路１１１に接続さ
れている。
【００５４】さらに、状態管理部１０５の１個のインス
トラクションデコーダ１３８には４列の小容量バスであ
るアドレスバス１４３が接続されており、このアドレス
バス１４３が１列ごとに４行のプロセッサエレメント１
０７のメモリ制御回路１１１に接続されている。なお、
命令バス１４１は、例えば、“20(bit)”の多数ビット
のバス幅に形成されており、命令バス１４２およびアド
レスバス１４３は、例えば、“８(bit)”の少数ビット
のバス幅に形成されている。
【００５５】リードマルチプレクサ１０４は、図５に示
すように、４個のゲート回路１４５、１個のマルチプレ
クサ１４６、１個のオアゲート１４７、を有しており、
４行の命令バス１４２が４個のゲート回路１４５に個々
に接続されるとともに１個のオアゲート１４７に接続さ
れている。４個のゲート回路１４５は１個のマルチプレ
クサ１４６に接続されており、このマルチプレクサ１４
６はオアゲート１４７とともにＩ／Ｆユニット１０１の
メモリアクセス部１３２に接続されている。
【００５６】アレイ型プロセッサ１００は、複数のプロ
セッサエレメント１０７ごとに命令コードを一時保持す
るインストラクションメモリ１１２とｍ／ｎｂの処理デ
ータを一時保持するｍ／ｎｂレジスタファイル１１５，
１１６とが形成されているが、これらを１個のデータメ
モリとしてＭＰＵ２００に認識させる。
【００５７】プログラムメモリ３０２にデータ格納され
ているアレイ型プロセッサ１００のコンピュータプログ
ラムは、データパス部１０６にマトリクス配列された複
数のプロセッサエレメント１０７と複数のスイッチエレ
メント１０８との命令コードが、順次切り換わるコンテ
キストとしてデータ設定されており、このコンテキスト
を動作サイクルごとに切り換える状態管理部１０５の命
令コードが、順次遷移する動作状態としてデータ設定さ
れている。
【００５８】このため、状態管理部１０５は、図３に示
すように、上述のような自身の命令コードがインストラ
クションメモリ１４０にデータ格納されており、複数の
動作状態を順次遷移させる遷移ルールが遷移テーブルメ
モリ１３９にデータ格納されている。
【００５９】状態管理部１０５は、遷移テーブルメモリ
１３９の遷移ルールに対応して動作状態を順次遷移さ
せ、インストラクションメモリ１４０の命令コードに対
応して複数のプロセッサエレメント１０７と複数のスイ
ッチエレメント１０８とのインストラクションポインタ
を各々発生する。
【００６０】図２(ｂ)に示すように、スイッチエレメン
ト１０８は、隣接するプロセッサエレメント１０７のイ
ンストラクションメモリ１１２を共用しているので、状
態管理部１０５は、発生したプロセッサエレメント１０
７とスイッチエレメント１０８との１組のインストラク
ションポインタを対応するプロセッサエレメント１０７
のインストラクションメモリ１１２に供給する。
【００６１】このインストラクションメモリ１１２に
は、プロセッサエレメント１０７とスイッチエレメント
１０８との複数の命令コードがデータ格納されているの
で、状態管理部１０５から供給される２つのインストラ
クションポインタでプロセッサエレメント１０７とスイ
ッチエレメント１０８との命令コードが指定される。イ
ンストラクションデコーダ１１３は、インストラクショ
ンポインタで指定された命令コードをデコードし、スイ
ッチエレメント１０８、内部可変配線、ｍ／ｎｂＡＬＵ
１１７，１１８、等の動作を制御する。
【００６２】ｍｂバス１０９はｍｂである“８(bit)”
の処理データを伝送し、ｎｂバス１１０はｎｂである
“１(bit)”の処理データを伝送するので、スイッチエ
レメント１０８は、インストラクションデコーダ１１３
の動作制御に対応してｍ／ｎｂバス１０９，１１０によ
る複数のプロセッサエレメント１０７の接続関係を制御
する。
【００６３】より詳細には、スイッチエレメント１０８
のバスコネクタ１２１は、ｍｂバス１０９とｎｂバス１
１０とが四方から連通しており、このように連通してい
る複数のｍｂバス１０９の互いの接続関係と連通する複
数のｎｂバス１１０の互いの接続関係とを制御する。
【００６４】このため、アレイ型プロセッサ１００は、
プログラムメモリ３０２にデータ設定されたコンピュー
タプログラムに対応して状態管理部１０５がデータパス
部１０６のコンテキストを動作サイクルごとに順次切り
換え、その段階ごとに複数のプロセッサエレメント１０
７は個々に設定自在なデータ処理で並列動作する。
【００６５】入力制御回路１２２は、図２(ｂ)に示すよ
うに、ｍｂバス１０９からｍｂレジスタファイル１１５
およびｍｂＡＬＵ１１７へのデータ入力の接続関係と、
ｎｂバス１１０からｎｂレジスタファイル１１６および
ｎｂＡＬＵ１１８へのデータ入力の接続関係とを制御す
る。
【００６６】出力制御回路１２３は、ｍｂレジスタファ
イル１１５およびｍｂＡＬＵ１１７からｍｂバス１０９
へのデータ出力の接続関係と、ｎｂレジスタファイル１
１６およびｎｂＡＬＵ１１８からｎｂバス１１０へのデ
ータ出力の接続関係とを制御する。
【００６７】プロセッサエレメント１０７の内部可変配
線は、インストラクションデコーダ１１３の動作制御に
対応して、プロセッサエレメント１０７の内部でのｍｂ
レジスタファイル１１５およびｍｂＡＬＵ１１７の接続
関係とｎｂレジスタファイル１１６およびｎｂＡＬＵ１
１８の接続関係とを制御する。
【００６８】ｍｂレジスタファイル１１５は、内部可変
配線に制御される接続関係に対応して、ｍｂバス１０９
などから入力されるｍｂの処理データを一時保持してｍ
ｂＡＬＵ１１７などに出力する。ｎｂレジスタファイル
１１６は、内部可変配線に制御される接続関係に対応し
て、ｎｂバス１１０などから入力されるｎｂの処理デー
タを一時保持してｎｂＡＬＵ１１８などに出力する。
【００６９】ｍｂＡＬＵ１１７は、インストラクション
デコーダ１１３の動作制御に対応したデータ処理をｍｂ
の処理データで実行し、ｎｂＡＬＵ１１８は、インスト
ラクションデコーダ１１３の動作制御に対応したデータ
処理をｎｂの処理データで実行するので、処理データの
ビット数に対応してｍ／ｎｂのデータ処理が適宜実行さ
れる。
【００７０】このデータパス部１０６での処理結果は必
要により状態管理部１０５にイベントデータとしてフィ
ードバックされるので、この状態管理部１０５は入力さ
れたイベントデータにより動作状態を次の動作状態に遷
移させるとともにデータパス部１０６のコンテキストを
次のコンテキストに切り換える。
【００７１】［実施例の動作］上述のような構成におい
て、本実施例のデータ処理システム１０００では、ＭＰ
Ｕ２００がメインプロセッサとして機能するとともにア
レイ型プロセッサ１００がコプロセッサとして機能する
ことにより、そのアレイ型プロセッサ１００とＭＰＵ２
００とのデータ処理が連動する。
【００７２】その場合、アレイ型プロセッサ１００およ
びＭＰＵ２００は、プログラムメモリ３０２，３０３か
ら自身のコンピュータプログラムをデータ読出して対応
する処理動作を実行することにより、データライン３０
１から入力される処理データを処理し、処理した処理デ
ータをデータライン３０１に出力する。ただし、アレイ
型プロセッサ１００は一般的なＭＰＵ２００とは構造が
相違するため、その処理動作も特異である。
【００７３】より詳細には、前述のようにアレイ型プロ
セッサ１００のコンピュータプログラムは、複数のプロ
セッサエレメント１０７と複数のスイッチエレメント１
０８との命令コードが順次切り換わるコンテキストとし
てデータ設定されており、このコンテキストを動作サイ
クルごとに切り換える状態管理部１０５の命令コードが
順次遷移する動作状態としてデータ設定されている。
【００７４】このようなコンピュータプログラムに対応
して動作するアレイ型プロセッサ１００では、状態管理
部１０５が動作状態を順次遷移させるとともに、データ
パス部１０６のコンテキストを動作サイクルごとに順次
切り換える。このため、その動作サイクルごとに複数の
プロセッサエレメント１０７が個々に設定自在なデータ
処理で並列動作し、その複数のプロセッサエレメント１
０７の接続関係を複数のスイッチエレメント１０８が切
換制御する。
【００７５】このとき、データパス部１０６での処理結
果は必要により状態管理部１０５にイベントデータとし
てフィードバックされるので、この状態管理部１０５は
入力されたイベントデータにより動作状態を次の動作状
態に遷移させるとともにデータパス部１０６のコンテキ
ストを次のコンテキストに切り換える。
【００７６】なお、上述の説明では、状態管理部１０５
とプロセッサエレメント１０７とのインストラクション
メモリ１４０，１１２の命令コードが事前にデータ格納
されている状態を想定した。しかし、このようなインス
トラクションメモリ１１２の命令コードをデータ更新す
ることもでき、これはＭＰＵ２００がアレイ型プロセッ
サ１００に実行することもでき、アレイ型プロセッサ１
００がスタンドアロンで実行することもできる。
【００７７】より具体的には、状態管理部１０５とプロ
セッサエレメント１０７とスイッチエレメント１０８と
の命令コードは、必要によりＭＰＵ２００またはプロセ
ッサエレメント１０７によりプログラムメモリ３０２か
らデータ読出されて外部バス３００からＩ／Ｆユニット
１０１に入力され、そのメモリアクセス部１３２からメ
モリコントローラ１０３に伝送される。
【００７８】このメモリコントローラ１０３から状態管
理部１０５まで、その状態管理部１０５の命令コードが
命令バス１４１でデータ伝送され、メモリコントローラ
１０３からプロセッサエレメント１０７まで、そのプロ
セッサエレメント１０７と隣接するスイッチエレメント
１０８との１対の命令コードが命令バス１４２でデータ
伝送される。
【００７９】このとき、状態管理部１０５では、データ
転送された命令コードがインストラクションデコーダ１
３８でデコードされてインストラクションメモリ１４０
にデータ格納され、複数の動作状態の遷移ルールが遷移
テーブルメモリ１３９にデータ格納される。さらに、イ
ンストラクションメモリ１４０には複数の動作状態に対
応した複数の命令コードがデータ格納されるので、その
複数のアドレスデータもメモリコントローラ１０３から
状態管理部１０５に伝送される。
【００８０】また、状態管理部１０５に命令バス１４１
で伝送される命令コードには、命令コードがデータ格納
されるインストラクションメモリ１４０のアドレスデー
タもエンコードされてデータ設定されているので、これ
がインストラクションデコーダ１３８でデコードされ、
４列のアドレスバス１４３から選択された１つで一列の
プロセッサエレメント１０７に伝送される。
【００８１】同時に、プロセッサエレメント１０７のイ
ンストラクションメモリ１１２に命令コードがデータ格
納されるとき、メモリコントローラ１０３により４行の
命令バス１４２から１つが選択されて命令コードが伝送
される。これで１個のプロセッサエレメント１０７に命
令コードとアドレスデータとが伝送されるので、そのア
ドレスデータに対応したインストラクションメモリ１１
２の１つのアドレス空間に命令コードがデータ格納され
る。
【００８２】上述のようにして状態管理部１０５に複数
の動作状態の遷移ルールと複数の命令コードとがデータ
格納され、データパス部１０６に複数のコンテキストが
データ格納されると、アレイ型プロセッサ１００は前述
のような処理動作を実行できる状態となる。
【００８３】データ処理システム１０００では、ＭＰＵ
２００は、自身のコンピュータプログラムに対応して入
力される処理データを処理したとき、その処理データの
少なくとも一部をデータライン３０１からアレイ型プロ
セッサ１００のデータパス部１０６に伝送するととも
に、そのデータ処理に対応して発行するイベントデータ
の少なくとも一部を外部バス３００から状態管理部１０
５に伝送する。
【００８４】また、アレイ型プロセッサ１００は、コン
ピュータプログラムに対応してデータ処理を実行すると
き、データパス部１０６で処理された処理データの少な
くとも一部をデータライン３０１からＭＰＵ２００に伝
送するとともに、データパス部１０６のデータ処理に対
応して発行されるイベントデータの少なくとも一部を外
部バス３００からＭＰＵ２００に伝送する。
【００８５】このようにアレイ型プロセッサ１００とＭ
ＰＵ２００とが処理データを共有することにより、一連
のデータ処理をアレイ型プロセッサ１００とＭＰＵ２０
０とで分担することができる。同時に、アレイ型プロセ
ッサ１００とＭＰＵ２００とがイベントデータを通信す
ることにより、各々で独立して実行するデータ処理を同
期させることができる。
【００８６】なお、ここで云う同期とは、アレイ型プロ
セッサ１００とＭＰＵ２００とが所定タイミングに処理
データを通信できることを意味しており、アレイ型プロ
セッサ１００とＭＰＵ２００とが各々独立に実行するデ
ータ処理の速度や段階などが一致することは意味してい
ない。
【００８７】ただし、上述のようにアレイ型プロセッサ
１００とＭＰＵ２００とがイベントデータを通信する手
段として、データ処理システム１０００では複数方式が
実現されている。例えば、図１に示すように、同期制御
回路１３３はイベントデータとなる制御信号を状態管理
部１０５に直接に発行する機能を有しており、そのイベ
ントデータを発行させる同期制御回路１３３のアドレス
データは外部バス３００に割り当てられている。
【００８８】そこで、ＭＰＵ２００がアレイ型プロセッ
サ１００にイベントデータを通達する場合、ＭＰＵ２０
０が外部バス３００から同期制御回路１３３の内蔵レジ
スタ（図示せず）の所定アドレスに所定データを格納す
ると、これに対応して同期制御回路１３３から状態管理
部１０５にイベントデータとなる制御信号が発行され
る。
【００８９】このような制御信号としては、アレイ型プ
ロセッサ１００の動作実行と動作停止とを制御する二値
のラン信号、状態管理部１０５を初期化する二値のリセ
ット信号、等が用意されている。例えば、ＭＰＵ２００
がアレイ型プロセッサ１００の命令コードを更新する場
合、ＭＰＵ２００がイベントデータを同期制御回路１３
３に伝送することで二値のラン信号を動作実行から動作
停止に変更し、これで停止したアレイ型プロセッサ１０
０の命令コードを更新してからラン信号を動作実行に変
更する。
【００９０】この場合、ＭＰＵ２００はアレイ型プロセ
ッサ１００に、インストラクションメモリ１１２，１４
０に一時保持できる個数より多数の命令コードで一連の
データ処理を実行させることができ、実行しているデー
タ処理を所望タイミングで別個のデータ処理に変更する
こともできる。
【００９１】また、ＭＰＵ２００がアレイ型プロセッサ
１００に通達するイベントデータを外部バス３００から
同期制御回路１３３の外部データレジスタ１３５に格納
すると、例えば、そのイベントデータはデータパス部１
０６の処理動作により状態管理部１０５まで伝送され
る。
【００９２】このとき、状態管理部１０５が動的に切換
制御しているデータパス部１０６の接続経路によりイベ
ントデータを伝送することと、状態管理部１０５がデー
タパス部１０６に静的に確保している接続経路によりイ
ベントデータを伝送することが可能である。また、同期
制御回路１３３の外部データレジスタ１３５に格納され
たイベントデータを、前述の制御信号と同様に専用の信
号ライン(図示せず)で状態管理部１０５まで伝送するこ
とも可能である。
【００９３】ただし、同期制御回路１３３の外部データ
レジスタ１３５に外部からイベントデータが格納されて
も、それを状態管理部１０５とデータパス部１０６とは
認識できない。そこで、イベントデータが外部データレ
ジスタ１３５に外部から格納されると、これを通達する
リクエスト信号が同期制御回路１３３からデータパス部
１０６と状態管理部１０５とに専用の信号ラインで伝送
される。
【００９４】そして、このリクエスト信号に対応して状
態管理部１０５などに外部データレジスタ１３５からイ
ベントデータが読み出されると、その読出完了とリクエ
スト信号の初期化依頼とを通達するアクノリッジ信号が
状態管理部１０５などから同期制御回路１３３に専用の
信号ラインで伝送される。
【００９５】また、アレイ型プロセッサ１００がＭＰＵ
２００にイベントデータを通達する場合、同期制御回路
１３３の内部データレジスタ１３６にイベントデータを
格納する。すると、利用者の所望により初期設定される
同期制御回路１３３の二値の割込設定が“許可”の場合
は、同期制御回路１３３からＭＰＵ２００にイベントデ
ータとして割込信号が発行され、割込設定が“禁止”の
場合は、ＭＰＵ２００がポーリング動作などにより同期
制御回路１３３のイベントデータを読み出す。
【００９６】上述のように割込設定が“許可”でアレイ
型プロセッサ１００からＭＰＵ２００に割込信号が発行
される場合、ＭＰＵ２００には、少なくとも割込ハンド
ラと割込信号とを対応させてコンピュータプログラムで
データ設定しておき、アレイ型プロセッサ１００には、
少なくともイベントデータと割込信号とを対応させてコ
ンピュータプログラムでデータ設定しておく。
【００９７】ＭＰＵ２００は、割込信号により割込ハン
ドラが起動されると割込原因を探索するので、これでア
レイ型プロセッサ１００の同期制御回路１３３を検出し
て割込原因であるイベントデータを読み出し、このイベ
ントデータに対応した割込処理を実行する。
【００９８】このようなイベントデータではアレイ型プ
ロセッサ１００の状態管理部１０５の動作状態をデータ
設定してＭＰＵ２００に通達することができるので、Ｍ
ＰＵ２００はアレイ型プロセッサ１００の動作状態に同
期した割込処理を実行することができる。
【００９９】また、アレイ型プロセッサ１００は、状態
管理部１０５がイベントデータとして前述のラン信号を
動作実行から動作停止に変更することでも同期制御回路
１３３が割込信号を発行するので、この場合はＭＰＵ２
００は割込処理により動作停止したアレイ型プロセッサ
１００に各種操作を実行することができ、割込処理の完
了タイミングなどでアレイ型プロセッサ１００を動作開
始させることができる。
【０１００】さらに、ＭＰＵ２００はイベントデータの
読出完了や割込処理の所定タイミングなどでアレイ型プ
ロセッサ１００にイベントデータとして応答信号の返信
やラン信号の変更などを実行するので、これでアレイ型
プロセッサ１００もＭＰＵ２００に同期したデータ処理
を再開できる。
【０１０１】また、アレイ型プロセッサ１００の割込設
定が“禁止”で、同期制御回路１３３に格納されたイベ
ントデータをＭＰＵ２００が読み出す場合、ＭＰＵ２０
０は、定期的なポーリング動作によりアレイ型プロセッ
サ１００からイベントデータを読み出すことができ、特
定の処理動作により所望タイミングにアレイ型プロセッ
サ１００からイベントデータを読み出すこともできる。
【０１０２】なお、ＭＰＵ２００が特定の処理動作によ
りアレイ型プロセッサ１００からイベントデータを読み
出す場合も、ＭＰＵ２００はアレイ型プロセッサ１００
からイベントデータを読み出せるまでポーリング動作を
繰り返す。このイベントデータを読み出すポーリング動
作をＭＰＵ２００が適切なタイミングに実行すれば動作
遅延が防止され、ＭＰＵ２００が割込処理でイベントデ
ータを読み出せばアレイ型プロセッサ１００の状態を即
座に認識することができる。
【０１０３】また、データ処理システム１０００では、
前述のようにアレイ型プロセッサ１００の複数のプロセ
ッサエレメント１０７の各々がインストラクションメモ
リ１１２とｍ／ｎｂレジスタファイル１１５，１１６と
を有しているが、これらを１個のデータメモリとしてＭ
ＰＵ２００に認識させる。
【０１０４】より具体的には、アレイ型プロセッサ１０
０のメモリコントローラ１０３には、複数のプロセッサ
エレメント１０７のインストラクションメモリ１１２と
ｍ／ｎｂレジスタファイル１１５，１１６とが１個のデ
ータメモリのメモリ空間として定義されている。
【０１０５】このため、ＭＰＵ２００はアレイ型プロセ
ッサ１００に分散された多数のインストラクションメモ
リ１１２とｍ／ｎｂレジスタファイル１１５，１１６と
を１個のデータメモリとして認識することになり、煩雑
なデータ管理を必要とすることなくデータ読出／書込を
実行することができる。
【０１０６】データ処理システム１０００では、データ
メモリとなるｍ／ｎｂレジスタファイル１１５，１１６
とインストラクションメモリ１１２とはデータ読出／書
込を受け付けるアクセスポートとアドレスデータごとの
記憶エリアとが各々複数のマルチポートメモリからなる
ので、アレイ型プロセッサ１００とＭＰＵ２００による
データ読出／書込を別個のアクセスポートと記憶エリア
とで同時に実行することができる。
【０１０７】また、アレイ型プロセッサ１００は、前述
のように複数コンテキストに対応した命令コードがイン
ストラクションメモリ１１２に命令バス１４２から格納
され、プロセッサエレメント１０７の演算処理とスイッ
チエレメント１０８の接続制御とで一連のデータ処理が
実行されているとき、ｍ／ｎｂの処理データを伝送する
ｍ／ｎｂバス１０９，１１０は略常に使用されるが、命
令バス１４２はインストラクションメモリ１１２まで命
令コードを伝送する極短時間しか使用されない。
【０１０８】そこで、データ処理システム１０００で
は、ＭＰＵ２００がアレイ型プロセッサ１００のデータ
メモリにデータ読出／書込を実行するとき、その読出／
書込データを命令バス１４２で伝送することにより、既
存のハードウェアを有効利用して専用のハードウェアの
追加を無用としている。
【０１０９】ここで、上述のようにＭＰＵ２００がアレ
イ型プロセッサ１００のデータメモリを使用する場合の
処理動作を以下に順番に詳述する。まず、ＭＰＵ２００
がアレイ型プロセッサ１００のデータメモリにデータ書
込を実行する場合、その書込データは外部バス３００か
らメモリアクセス部１３２に伝送される。
【０１１０】このとき、ＭＰＵ２００から書込データの
アドレスデータなどもメモリアクセス部１３２に送信さ
れるので、図６(ａ)に示すように、このメモリアクセス
部１３２からメモリコントローラ１０３に、データ書込
のリクエスト信号、書込データのデータサイズとアドレ
スデータ、ライトイネーブル信号、が送信される。
【０１１１】すると、そのデータ書込が可能なときにメ
モリコントローラ１０３がメモリアクセス部１３２にア
クノリッジ信号を返信するので、このアクノリッジ信号
を受信したメモリアクセス部１３２がバリッド信号とと
もに書込データをメモリコントローラ１０３に送信す
る。
【０１１２】このメモリコントローラ１０３は、図７に
示すように、命令バス１４１により状態管理部１０５
に、例えば、“20(bit)”からなる多数ビットのアドレ
スデータをライトイネーブル信号およびバイトイネーブ
ル信号とともに送信するので、そのアドレスデータが状
態管理部１０５のインストラクションデコーダ１３８
で、例えば、“８(bit)”からなる少数ビットのアドレ
スデータにデコードされてライトイネーブル信号ととも
に複数のアドレスバス１４３の１つに送信される。
【０１１３】同時に、メモリコントローラ１０３は、メ
モリアクセス部１３２から受信した多数ビットの書込デ
ータを、例えば、“８(bit)”からなる所定ビットの複
数に必要により分割し、その書込データをバイトイネー
ブル信号とともに複数の命令バス１４２の１つに送信す
る。
【０１１４】上述のように１つのアドレスバス１４３に
ライトイネーブル信号が送信されるとともに１つの命令
バス１４２にバイトイネーブル信号が送信されることで
１個のプロセッサエレメント１０７が選択されるので、
そのプロセッサエレメント１０７のインストラクション
メモリ１１２にアドレスデータに対応して書込データが
書き込まれる。
【０１１５】一方、ＭＰＵ２００がアレイ型プロセッサ
１００のデータメモリからデータ読出を実行する場合
も、図６(ｂ)に示すように、メモリアクセス部１３２か
らメモリコントローラ１０３に、データ読出のリクエス
ト信号、読出データのデータサイズとアドレスデータ、
が送信される。
【０１１６】このとき、ライトイネーブル信号が送信さ
れないことでメモリコントローラ１０３はデータ書込で
なくデータ読出であることを認識し、そのデータ読出が
可能なときにメモリアクセス部１３２にアクノリッジ信
号を返信するので、このアクノリッジ信号を受信したメ
モリアクセス部１３２はバリッド信号をメモリコントロ
ーラ１０３に送信する。
【０１１７】このメモリコントローラ１０３は、図７に
示すように、命令バス１４１により状態管理部１０５
に、“20(bit)”などの多数ビットのアドレスデータを
リードイネーブル信号およびバイトイネーブル信号とと
もに送信するので、その多数ビットのアドレスデータが
状態管理部１０５のインストラクションデコーダ１３８
で“８(bit)”などの少数ビットのアドレスデータにデ
コードされてリードイネーブル信号とともに複数のアド
レスバス１４３の１つに送信される。
【０１１８】同時に、メモリコントローラ１０３は複数
の命令バス１４２の１つにバイトイネーブル信号とバリ
ッド信号と“８(bit)”などの所定ビットの読出データ
とを送信するので、リードイネーブル信号とバイトイネ
ーブル信号とで選択された１個のプロセッサエレメント
１０７のインストラクションメモリ１１２から、アドレ
スデータに対応して読出データが読み出される。
【０１１９】図５に示すように、この読出データはリー
ドイネーブル信号とともに命令バス１４２でリードマル
チプレクサ１０４まで送信され、図８に示すように、こ
のリードマルチプレクサ１０４から必要により１つの多
数ビットの読出データとしてメモリアクセス部１３２に
送信されるので、図６(ｂ)に示すように、このメモリア
クセス部１３２がバリッド信号とともに読出データを外
部バス３００からＭＰＵ２００に送信する。
【０１２０】［本実施例の作用］本実施例のデータ処理
システム１０００では、上述のようにアレイ型プロセッ
サ１００とＭＰＵ２００とが処理データを相互通信し、
そのデータ処理に対応したイベントデータも相互通信す
るので、アレイ型プロセッサ１００とＭＰＵ２００とが
良好に連動してデータ処理を分担することができる。特
に、アレイ型プロセッサ１００とＭＰＵ２００とが同期
制御回路１３３を利用してイベントデータを相互通信す
るので、簡単な構造で確実にアレイ型プロセッサ１００
とＭＰＵ２００とがデータ処理を連動させることができ
る。
【０１２１】本実施例のデータ処理システム１０００で
は、上述のようにアレイ型プロセッサ１００の多数のイ
ンストラクションメモリ１１２とｍ／ｎｂレジスタファ
イル１１５，１１６からなるデータメモリをＭＰＵ２０
０も共有するので、そのデータメモリを有効に利用する
ことができる。
【０１２２】それでいて、アレイ型プロセッサ１００の
内部に分散された多数のインストラクションメモリ１１
２とｍ／ｎｂレジスタファイル１１５，１１６とを１個
のデータメモリとしてメモリコントローラ１０３がＭＰ
Ｕ２００に認識させるので、ＭＰＵ２００に煩雑なデー
タ管理を必要とすることなくアレイ型プロセッサ１００
のデータメモリを活用させることができる。
【０１２３】また、ＭＰＵ２００にデータメモリとして
共用させるｍ／ｎｂレジスタファイル１１５，１１６と
インストラクションメモリ１１２とはアレイ型プロセッ
サ１００に必須のハードウェアなので、データ処理シス
テム１０００では、ＭＰＵ２００と共用するデータメモ
リをアレイ型プロセッサ１００に新規に追加する必要が
ない。
【０１２４】しかも、入力される命令コードが複数のプ
ロセッサエレメント１０７のインストラクションメモリ
１１２まで伝送される命令バス１４２でＭＰＵ２００が
使用するメモリユニットの読出／書込データが伝送され
るので、アレイ型プロセッサ１００でデータ処理の最中
には利用されない命令バス１４２でＭＰＵ２００にメモ
リユニットを利用させることができる。
【０１２５】さらに、アレイ型プロセッサ１００とＭＰ
Ｕ２００とは、マルチポートメモリからなるｍ／ｎｂレ
ジスタファイル１１５，１１６にデータ読出／書込を互
いに異なるアクセスポートと記憶エリアとで同時に実行
するので、同一のデータメモリをアレイ型プロセッサ１
００とＭＰＵ２００とが同時に使用することができる。
【０１２６】また、１つの大容量の命令バス１４１で伝
送される多数ビットのアドレスデータを、状態管理部１
０５のインストラクションデコーダ１３８で少数ビット
の複数のアドレスデータにデコードしてから、多数の小
容量のアドレスバス１４３で複数のプロセッサエレメン
ト１０７まで伝送する。このため、アレイ型プロセッサ
１００は、アドレスデータを多数のプロセッサエレメン
ト１０７に少数のバス１４１，１４３で伝送することが
でき、回路規模が削減されている。
【０１２７】また、ＭＰＵ２００によるデータ読出に対
応して共有されるデータメモリのアドレスデータを発行
するメモリコントローラ１０３と、このメモリコントロ
ーラ１０３が発行したアドレスデータでデータメモリか
ら読み出された読出データを出力するリードマルチプレ
クサ１０４と、がデータパス部１０６の両側に分散配置
されている。
【０１２８】このため、データパス部１０６のデータメ
モリにアドレスデータが到達する時間と、データメモリ
からリードマルチプレクサ１０４に読出データが到達す
る時間と、の合計が一定となるので、ＭＰＵ２００がア
レイ型プロセッサ１００のデータメモリを利用するとき
の所要時間を一定とすることができる。
【０１２９】［本実施例の変形例］本発明は上述の実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で各種の変形が可能である。例えば、本実施例ではア
レイ型プロセッサ１００の多数のプロセッサエレメント
１０７の各々に内蔵されているインストラクションメモ
リ１１２とｍ／ｎｂレジスタファイル１１５，１１６と
がデータメモリとしてＭＰＵ２００に共用されることを
例示したが、その一方のみをデータメモリとしてＭＰＵ
２００に利用させることも可能である。また、本実施例
のアレイ型プロセッサ１００は、状態管理部１０５にも
インストラクションメモリ１４０が存在するので、これ
をデータメモリの一部としてＭＰＵ２００に利用させる
ことも可能である。
【０１３０】また、ｍ／ｎｂＡＬＵ１１７，１１８など
を有していないメモリユニット（図示せず）を多数のプ
ロセッサエレメント１０７の一部と換装し、そのメモリ
ユニットをデータメモリの少なくとも一部としてＭＰＵ
２００に共用させることも可能である。この場合でも、
メモリユニットの読出／書込データは専用バスでなく命
令バス１４２で伝送できるので、既存のハードウェアを
有効利用して回路規模の増大を防止することができる。
【０１３１】さらに、本実施例ではデータ処理システム
１０００として１個のアレイ型プロセッサ１００に１個
のＭＰＵ２００が接続されている構造を例示した。しか
し、このＭＰＵ２００を、ＡＳＩＣ(Application Speci
fic Integrated Circuit)、ＦＰＧＡ(Field Programmab
le Gate Array)、ＶＬＩＷ(Very Long InstructionWor
d)プロセッサ、アレイ型プロセッサ、等に換装すること
も可能である。
【０１３２】また、２個以上のデータ処理装置を接続し
てデータ処理システムを形成することも可能であり、そ
のデータ処理装置として２種類以上を混在させることも
可能である。さらに、本実施例ではアレイ型プロセッサ
１００とＭＰＵ２００とが直接的に接続されている構造
を例示したが、各種のデバイスを経由させることも可能
である。
【０１３３】また、本実施例ではデータメモリとなるイ
ンストラクションメモリ１１２とｍ／ｎｂレジスタファ
イル１１５，１１６とがマルチポートメモリからなるこ
とにより、アレイ型プロセッサ１００とＭＰＵ２００に
よるデータ書込を同時に実行できることを例示したが、
このようなデータメモリをシングルポートメモリで形成
することも可能である。
【０１３４】例えば、インストラクションメモリ１１２
がシングルポートメモリからなる場合、アレイ型プロセ
ッサ１００とＭＰＵ２００によるデータ書込を同時に実
行することはできない。しかし、アレイ型プロセッサ１
００は、多数のプロセッサエレメント１０７がマトリク
ス配列されているので、全部のプロセッサエレメント１
０７がインストラクションメモリ１１２を常時使用する
とも限らない。
【０１３５】そこで、データ処理システム１０００で
は、アレイ型プロセッサ１００が複数のプロセッサエレ
メント１０７の一部がインストラクションメモリ１１２
を使用しているときに、他部のプロセッサエレメント１
０７で使用されていないインストラクションメモリ１１
２をＭＰＵ２００が使用することもできる。
【０１３６】ただし、上述のようにＭＰＵ２００がアレ
イ型プロセッサ１００のデータメモリを使用する場合で
も、アレイ型プロセッサ１００とＭＰＵ２００とのメモ
リ使用の競合を解決しておく必要はある。しかし、本実
施例のデータ処理システム１０００では、前述のように
アレイ型プロセッサ１００とＭＰＵ２００とがイベント
データの通信により互いの状態を認識してデータ処理を
連動できるので、これで競合を解決してメモリ共用を実
現することができる。
【０１３７】さらに、本実施例ではアレイ型プロセッサ
１００とＭＰＵ２００とが専用の同期制御回路１３３で
イベントデータを相互通信することで、インストラクシ
ョンメモリ１１２およびｍ／ｎｂレジスタファイル１１
５，１１６などのデータメモリを排他使用することを例
示した。しかし、図９に示すように、排他制御回路４０
１をインストラクションメモリ１１２およびｍ／ｎｂレ
ジスタファイル１１５，１１６などのデータメモリに接
続することで排他使用を実現することも可能である。
【０１３８】この方式を以下に説明する。まず、同期制
御回路１３３も排他制御回路４０１も使用せずにアレイ
型プロセッサ１００とＭＰＵ２００とがデータメモリを
共用することを想定し、アレイ型プロセッサ１００とＭ
ＰＵ２００とに、互いに同期させる処理を実行したとき
にデータメモリの特定の領域の数値を“１”だけインク
リメントし、その数値が“２”になると同期を確認する
と定義する。
【０１３９】そして、共用するインストラクションメモ
リ１１２とｍ／ｎｂレジスタファイル１１５，１１６と
の各々の特定アドレスに“０”をデフォルト設定してお
き、そのデータメモリを使用したデータ処理を完了した
アレイ型プロセッサ１００とＭＰＵ２００とが上記の
“０”をデータ読出して“１”をデータ書込する。する
と、後段のデータ処理を実行したアレイ型プロセッサ１
００かＭＰＵ２００は、データメモリから“１”をデー
タ読出して“２”にデータ更新することになるので、こ
れでデータ処理の同期を確認できることになる。
【０１４０】しかし、上記手法ではデータ処理を実行す
るアレイ型プロセッサ１００とＭＰＵ２００とがデータ
メモリから“０”をデータ読出してから“１”をデータ
書込するので、一方が“０”をデータ読出してから
“１”をデータ書込するまでの時間に他方が“０”をデ
ータ読出して“１”をデータ書込すると、両方が“１”
をデータ書込したまま“２”を確認することなく待機す
ることになる。
【０１４１】そこで、データメモリの排他使用を通知す
るアトミック信号をメモリコントローラ１０３から排他
制御回路４０１に発行させ、その排他使用の可否を排他
制御回路４０１からメモリコントローラ１０３に返信さ
せる。アレイ型プロセッサ１００とＭＰＵ２００との一
方がデータメモリを使用しているときは他方のメモリア
クセスは拒絶されるので、データメモリをアレイ型プロ
セッサ１００とＭＰＵ２００とに確実に排他使用させる
ことが可能となる。
【０１４２】なお、上述の排他制御回路４０１を使用す
る手法は、インストラクションメモリ１１２とｍ／ｎｂ
レジスタファイル１１５，１１６との各々に排他制御回
路４０１を追加するとともに命令バス１４２も増設する
必要があるが、アレイ型プロセッサ１００とＭＰＵ２０
０とのメモリ使用の待機時間を短縮することができる。
【０１４３】一方、前述の同期制御回路１３３を使用す
る手法は、アレイ型プロセッサ１００とＭＰＵ２００と
のメモリ使用に幾分かの待機時間が発生するが、回路規
模の増大を抑制することができる。つまり、上述した２
つの手法は互いに一長一短があるため、データ処理シス
テム１０００を実施する場合には各種条件を考慮して最
適な一方を選択することが好適である。
【０１４４】また、本実施例ではアレイ型プロセッサ１
００とＭＰＵ２００とのデータ処理を同期させるため、
同期制御回路１３３と状態管理部１０５とがデータパス
部１０６を介してイベントデータを相互通信することを
例示した。しかし、イベントデータに相当する状態管理
部１０５の制御信号を同期制御回路１３３が直接に発行
するとともに、イベントデータに相当する状態管理部１
０５の状態データを同期制御回路１３３に直接に通達す
ることも可能である。
【０１４５】この場合、状態管理部１０５によるアレイ
型プロセッサ１００の管理状態をＭＰＵ２００に直接に
通達することができ、ＭＰＵ２００が発行するイベント
データを状態管理部１０５によるアレイ型プロセッサ１
００の管理状態に直接に反映させることができる。
【０１４６】ただし、この手法ではＭＰＵ２００からア
レイ型プロセッサ１００に通達されるイベントデータが
多数の場合、その個数が状態管理部１０５でデータ保持
できる動作状態の個数に制限されることがある。また、
同期制御回路１３３と状態管理部１０５とのデータ通信
にデータパス部１０６が関与しないので、データパス部
１０６が状態管理部１０５に発行するイベントデータと
同期制御回路１３３が状態管理部１０５に通達する制御
信号とを整合させる工夫が必要となる。
【０１４７】つまり、この手法も同期制御回路１３３と
状態管理部１０５とがデータパス部１０６を介してイベ
ントデータを相互通信する手法および排他制御回路４０
１を使用する手法に対して一長一短があるので、やはり
データ処理システム１０００を実施する場合には各種条
件を考慮して選択することが好適である。
【０１４８】さらに、本実施例では同期制御回路１３３
がメモリアクセス部１３２とデータパス部１０６との中
間に位置することを例示したが、この同期制御回路１３
３は機能が実現される範囲で各種の位置に配置すること
が可能である。また、本実施例ではインストラクション
メモリ１１２とｍ／ｎｂレジスタファイル１１５，１１
６との読出／書込データを命令バス１４２で伝送するこ
とを例示したが、これをｍ／ｎｂバス１０９，１１０で
伝送することも可能である。
【０１４９】さらに、本実施例ではアレイ型プロセッサ
１００が“８(bit)”からなる“ｍｂ”と“１(bit)”か
らなる“ｎｂ”との２種類の回路資源を有していること
を例示したが、このような回路資源の種類の個数および
ビット数も各種に設定することが可能である。
【０１５０】また、本実施例ではスイッチエレメント１
０８が隣接するプロセッサエレメント１０７のインスト
ラクションメモリ１１２を共用しており、状態管理部１
０５がプロセッサエレメント１０７とスイッチエレメン
ト１０８との１組のインストラクションポインタを対応
するプロセッサエレメント１０７のインストラクション
メモリ１１２に供給することを例示した。
【０１５１】しかし、プロセッサエレメント１０７のイ
ンストラクションメモリ１１２とは別個にスイッチエレ
メント１０８が自身専用のインストラクションメモリを
有し、状態管理部１０５がプロセッサエレメント１０７
とスイッチエレメント１０８とのインストラクションポ
インタを対応するプロセッサエレメント１０７とスイッ
チエレメント１０８とのインストラクションメモリ１１
２等に別個に供給することも可能である。
【０１５２】また、プロセッサエレメント１０７がスイ
ッチエレメント１０８のインストラクションメモリを共
用し、状態管理部１０５がプロセッサエレメント１０７
とスイッチエレメント１０８との１組のインストラクシ
ョンポインタを対応するスイッチエレメント１０８のイ
ンストラクションメモリに供給することも可能である。
【０１５３】さらに、本実施例ではアレイ型プロセッサ
１００の各部が平面状に配列されている構造を例示し
た。しかし、例えば、ｍ／ｎｂバス１０９，１１０とス
イッチエレメント１０８とプロセッサエレメント１０７
とを積層構造で重複させて形成するようなことも可能で
ある。
【０１５４】また、本実施例ではアレイ型プロセッサ１
００に状態管理部１０５が１個のみ形成されていること
を例示した。しかし、これを複数としてプロセッサエレ
メント１０７を所定個数ずつ管理させることも可能であ
る。このような場合、複数の状態管理部１０５を代表す
る１個が統合管理することや、複数の状態管理部１０５
を統合管理する上位管理部(図示せず)を形成することが
好適である。
【０１５５】
【発明の効果】請求項１ないし３の何れか一項に記載の
発明では、アレイ型プロセッサと他のデータ処理装置と
が処理データを相互通信し、そのデータ処理に対応した
イベントデータも相互通信するので、アレイ型プロセッ
サと他のデータ処理装置とが良好に連動してデータ処理
を分担することができる。さらに、請求項４に記載の発
明では、簡単な構造で確実にアレイ型プロセッサと他の
データ処理装置とがイベントデータを相互通信すること
ができる。
【０１５６】請求項５および４に記載の発明では、アレ
イ型プロセッサのデータメモリを他のデータ処理装置も
共有するので、データ処理システムとしてアレイ型プロ
セッサのデータメモリを有効に利用することができ、回
路規模の増大を防止してハードウェアの使用効率を向上
させることができる。
【０１５７】さらに、請求項７に記載の発明では、アレ
イ型プロセッサと他のデータ処理装置とで共有されるデ
ータメモリの使用の競合を解消することができ、請求項
８に記載の発明では、アレイ型プロセッサの複数のメモ
リユニットを他のデータ処理装置に１個のデータメモリ
として利用させることができ、請求項９に記載の発明で
は、同一のデータメモリをアレイ型プロセッサと他のデ
ータ処理装置とが同時に使用することができ、請求項１
０に記載の発明では、アレイ型プロセッサと他のデータ
処理装置とがメモリユニットを同時に使用することがで
き、請求項１１に記載の発明では、アレイ型プロセッサ
の複数のプロセッサエレメントに必須のレジスタファイ
ルを他のデータ処理装置がデータメモリとして利用する
ことができ、請求項１２に記載の発明では、アレイ型プ
ロセッサに必須のハードウェアを他のデータ処理装置が
データメモリとして利用することができ、請求項１３に
記載の発明では、アレイ型プロセッサでプロセッサエレ
メントの処理データの保持に利用できるメモリユニット
を他のデータ処理装置がデータメモリとして利用するこ
とができ、請求項１４に記載の発明では、アレイ型プロ
セッサでデータ処理の最中には利用されない命令バスで
他のデータ処理装置にメモリユニットを利用させること
ができ、請求項１５に記載の発明では、アドレスデータ
を多数のプロセッサエレメントに少数のバスで伝送する
ことができ、請求項１６に記載の発明では、他のデータ
処理装置がアレイ型プロセッサのデータメモリを利用す
るときの所要時間を一定とすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のデータ処理システムの論
理構造を示す模式的なブロック図である。
【図２】アレイ型プロセッサのｍ／ｎｂバスなどの物理
構造を示すブロック図である。
【図３】命令バスなどの物理構造を示すブロック図であ
る。
【図４】同期制御回路とメモリアクセス部との通信デー
タなどを示す模式図である。
【図５】リードマルチプレクサの内部構造を示すブロッ
ク図である。
【図６】データメモリにデータ読出／書込するときのメ
モリアクセス部の各種データを示すタイムチャートであ
る。
【図７】データメモリにデータ読出／書込するときのメ
モリコントローラの各種データを示すタイムチャートで
ある。
【図８】データメモリからデータ読出するときのリード
マルチプレクサの各種データを示すタイムチャートであ
る。
【図９】変形例の要部を示すブロック図である。
【符号の説明】 １００ アレイ型プロセッサ １０３ 仮想認識手段でありアドレス発行回路である
メモリコントローラ １０４ データ読出回路であるリードマルチプレクサ １０５ 状態管理部 １０６ データパス部 １０７ プロセッサエレメント １０８ スイッチエレメント １０９ データバスの一部であるｍｂバス １１０ データバスの一部であるｎｂバス １１２，１４０ メモリユニットでありデータメモリ
の一部であるインストラクションメモリ １１５ メモリユニットでありデータメモリの一部で
あるｍｂレジスタファイル １１６ メモリユニットでありデータメモリの一部で
あるｎｂレジスタファイル １３２ メモリアクセス部 １３３ 同期制御回路 １４１ 大容量バスである命令バス １４２ 命令バス １４３ 小容量バスであるアドレスバス ２００ データ処理装置であるＭＰＵ ３０２，３０３ 情報記憶媒体であるプログラムメモ
リ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古田 浩一朗 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 矢部 義一 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 本村 真人 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 戸井 崇雄 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 粟島 亨 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 中村 典嗣 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5B045 BB28 GG12

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 入力される処理データを事前にデータ設
    定されているコンピュータプログラムと入力されるイベ
    ントデータとに対応してデータ処理する複数のデータ処
    理装置が並列に接続されており、これら複数のデータ処
    理装置で前記処理データを分散処理するデータ処理シス
    テムであって、 複数の前記データ処理装置の少なくとも１個がアレイ型
    プロセッサからなり、このアレイ型プロセッサが、個々
    にデータ設定される命令コードに対応してデータ処理を
    個々に実行する複数のプロセッサエレメントと個々にデ
    ータ設定される命令コードに対応して複数の前記プロセ
    ッサエレメントの接続関係を個々に切換制御する複数の
    スイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからな
    るコンテキストを前記コンピュータプログラムと前記イ
    ベントデータとに対応して順次切り換える状態管理部
    と、を有しており、 前記アレイ型プロセッサのデータパス部に他の前記デー
    タ処理装置で処理された処理データの少なくとも一部が
    伝送され、 前記アレイ型プロセッサのデータパス部で処理された処
    理データの少なくとも一部が他の前記データ処理装置に
    伝送されるとともに前記データパス部がデータ処理に対
    応して発生するイベントデータの少なくとも一部が他の
    前記データ処理装置に伝送されるデータ処理システム。
  2. 【請求項２】 入力される処理データを事前にデータ設
    定されているコンピュータプログラムと入力されるイベ
    ントデータとに対応してデータ処理する複数のデータ処
    理装置が並列に接続されており、これら複数のデータ処
    理装置で前記処理データを分散処理するデータ処理シス
    テムであって、 複数の前記データ処理装置の少なくとも１個がアレイ型
    プロセッサからなり、このアレイ型プロセッサが、個々
    にデータ設定される命令コードに対応してデータ処理を
    個々に実行する複数のプロセッサエレメントと個々にデ
    ータ設定される命令コードに対応して複数の前記プロセ
    ッサエレメントの接続関係を個々に切換制御する複数の
    スイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからな
    るコンテキストを前記コンピュータプログラムと前記イ
    ベントデータとに対応して順次切り換える状態管理部
    と、を有しており、 前記アレイ型プロセッサのデータパス部に他の前記デー
    タ処理装置で処理された処理データの少なくとも一部が
    伝送されるとともに他の前記データ処理装置が前記デー
    タ処理に対応して発行するイベントデータの少なくとも
    一部が前記状態管理部に伝送され、 前記アレイ型プロセッサのデータパス部で処理された処
    理データの少なくとも一部が他の前記データ処理装置に
    伝送されるデータ処理システム。
  3. 【請求項３】 入力される処理データを事前にデータ設
    定されているコンピュータプログラムと入力されるイベ
    ントデータとに対応してデータ処理する複数のデータ処
    理装置が並列に接続されており、これら複数のデータ処
    理装置で前記処理データを分散処理するデータ処理シス
    テムであって、 複数の前記データ処理装置の少なくとも１個がアレイ型
    プロセッサからなり、このアレイ型プロセッサが、個々
    にデータ設定される命令コードに対応してデータ処理を
    個々に実行する複数のプロセッサエレメントと個々にデ
    ータ設定される命令コードに対応して複数の前記プロセ
    ッサエレメントの接続関係を個々に切換制御する複数の
    スイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからな
    るコンテキストを前記コンピュータプログラムと前記イ
    ベントデータとに対応して順次切り換える状態管理部
    と、を有しており、 前記アレイ型プロセッサのデータパス部に他の前記デー
    タ処理装置で処理された処理データの少なくとも一部が
    伝送されるとともに他の前記データ処理装置が前記デー
    タ処理に対応して発行するイベントデータの少なくとも
    一部が前記状態管理部に伝送され、 前記アレイ型プロセッサのデータパス部で処理された処
    理データの少なくとも一部が他の前記データ処理装置に
    伝送されるとともに前記データパス部がデータ処理に対
    応して発生するイベントデータの少なくとも一部が他の
    前記データ処理装置に伝送されるデータ処理システム。
  4. 【請求項４】 前記アレイ型プロセッサは、他の前記デ
    ータ処理装置により読み出される前記イベントデータが
    前記状態管理部により格納されることと、前記状態管理
    部により読み出される前記イベントデータが他の前記デ
    ータ処理装置により格納されることと、の少なくとも一
    方を実行する同期制御回路を有している請求項１ないし
    ３の何れか一項に記載のデータ処理システム。
  5. 【請求項５】 前記アレイ型プロセッサが、各種データ
    を更新自在に一時記憶するデータメモリも有しており、 このデータメモリを前記アレイ型プロセッサと他の前記
    データ処理装置とが共有する請求項１ないし４の何れか
    一項に記載のデータ処理システム。
  6. 【請求項６】 入力される処理データを並列に接続され
    ている複数のデータ処理装置で前記処理データを分散処
    理するデータ処理システムであって、 複数の前記データ処理装置の少なくとも１個がアレイ型
    プロセッサからなり、このアレイ型プロセッサが、個々
    にデータ設定される命令コードに対応してデータ処理を
    個々に実行する複数のプロセッサエレメントと個々にデ
    ータ設定される命令コードに対応して複数の前記プロセ
    ッサエレメントの接続関係を個々に切換制御する複数の
    スイッチエレメントとがマトリクス配列されているデー
    タパス部と、このデータパス部の前記命令コードからな
    るコンテキストを前記コンピュータプログラムに対応し
    て順次切り換える状態管理部と、各種データを更新自在
    に一時記憶するデータメモリと、を有しており、 このデータメモリを前記アレイ型プロセッサと他の前記
    データ処理装置とが共有するデータ処理システム。
  7. 【請求項７】 前記アレイ型プロセッサは、自身と他の
    前記データ処理装置との１個に前記データメモリを排他
    使用させる排他制御回路を有している請求項６に記載の
    データ処理システム。
  8. 【請求項８】 前記データメモリが前記データパス部に
    分散された複数のメモリユニットからなり、 これら複数のメモリユニットを１個の前記データメモリ
    として他の前記データ処理装置に認識させる仮想認識手
    段を前記アレイ型プロセッサが有している請求項５ない
    し７の何れか一項に記載のデータ処理システム。
  9. 【請求項９】 複数の前記メモリユニットの少なくとも
    一部は、データ読出／書込を受け付けるアクセスポート
    とアドレスデータごとの記憶エリアとが各々複数のマル
    チポートメモリからなり、前記アレイ型プロセッサと他
    の前記データ処理装置とによるデータ読出／書込を互い
    に異なる前記アクセスポートと前記記憶エリアとで同時
    に受け付ける請求項５ないし８の何れか一項に記載のデ
    ータ処理システム。
  10. 【請求項１０】 複数の前記メモリユニットの少なくと
    も一部が複数の前記プロセッサエレメントの少なくとも
    一部に内蔵されており、 前記アレイ型プロセッサが複数の前記プロセッサエレメ
    ントの一部が前記メモリユニットを使用しているときに
    他部の前記プロセッサエレメントで使用されていない前
    記メモリユニットを他の前記データ処理装置が使用する
    請求項８に記載のデータ処理システム。
  11. 【請求項１１】 複数の前記プロセッサエレメントの少
    なくとも一部が処理データを一時保持するレジスタファ
    イルを有しており、複数の前記メモリユニットの少なく
    とも一部が前記レジスタファイルからなる請求項８また
    は１０に記載のデータ処理システム。
  12. 【請求項１２】 複数の前記プロセッサエレメントの少
    なくとも一部が前記命令コードを更新自在に一時保持す
    るインストラクションメモリを有しており、複数の前記
    メモリユニットの少なくとも一部が前記インストラクシ
    ョンメモリからなる請求項８または１０または１１に記
    載のデータ処理システム。
  13. 【請求項１３】 前記アレイ型プロセッサは、複数の前
    記スイッチエレメントにより切換制御されて複数の前記
    プロセッサエレメントの処理データが伝送されるデータ
    バスを有しており、このデータバスに前記プロセッサエ
    レメントと並列に複数の前記メモリユニットの少なくと
    も一部が接続されている請求項８または１０ないし１２
    の何れか一項に記載のデータ処理システム。
  14. 【請求項１４】 複数の前記プロセッサエレメントの少
    なくとも一部が前記命令コードを更新自在に一時保持す
    るインストラクションメモリを有しており、 前記アレイ型プロセッサは、複数の前記スイッチエレメ
    ントにより切換制御されて複数の前記プロセッサエレメ
    ントの処理データが伝送されるデータバスと、入力され
    る前記命令コードが複数の前記プロセッサエレメントま
    で伝送される命令バスと、を別個に有しており、 他の前記データ処理装置が使用する前記メモリユニット
    の読出／書込データが前記命令バスで伝送される請求項
    ８ないし１３の何れか一項に記載のデータ処理システ
    ム。
  15. 【請求項１５】 前記状態管理部が、多数ビットのアド
    レスデータを前記インストラクションメモリへの前記命
    令コードのデータ格納に必要な少数ビットの複数のアド
    レスデータにデコードするインストラクションデコーダ
    を有しており、 入力される多数ビットの前記アドレスデータを前記状態
    管理部まで伝送する少数の大容量バスと、 前記状態管理部から複数の前記プロセッサエレメントま
    で少数ビットの前記アドレスデータを伝送する多数の小
    容量バスと、も有している請求項１４に記載のデータ処
    理システム。
  16. 【請求項１６】 前記アレイ型プロセッサは、他の前記
    データ処理装置による前記データメモリのデータ読出に
    対応してアドレスデータを発行するアドレス発行回路
    と、このアドレス発行回路で発行された前記アドレスデ
    ータで前記データメモリから読み出された読出データを
    出力するデータ読出回路と、を別個に有しており、 前記アドレス発行回路と前記データ読出回路とが前記デ
    ータパス部の両側に分散配置されている請求項５ないし
    １５の何れか一項に記載のデータ処理システム。
  17. 【請求項１７】 請求項１に記載のデータ処理システム
    のアレイ型プロセッサであって、 個々にデータ設定される命令コードに対応してデータ処
    理を個々に実行する複数のプロセッサエレメントと個々
    にデータ設定される命令コードに対応して複数の前記プ
    ロセッサエレメントの接続関係を個々に切換制御する複
    数のスイッチエレメントとがマトリクス配列されている
    データパス部と、このデータパス部の前記命令コードか
    らなるコンテキストを前記コンピュータプログラムと前
    記イベントデータとに対応して順次切り換える状態管理
    部と、を有しており、 前記データパス部は、他の前記データ処理装置で処理さ
    れた処理データの少なくとも一部が伝送され、処理した
    処理データの少なくとも一部を他の前記データ処理装置
    に伝送し、 前記状態管理部は、前記データパス部がデータ処理に対
    応して発生するイベントデータの少なくとも一部を他の
    前記データ処理装置に伝送する、アレイ型プロセッサ。
  18. 【請求項１８】 請求項２に記載のデータ処理システム
    のアレイ型プロセッサであって、 個々にデータ設定される命令コードに対応してデータ処
    理を個々に実行する複数のプロセッサエレメントと個々
    にデータ設定される命令コードに対応して複数の前記プ
    ロセッサエレメントの接続関係を個々に切換制御する複
    数のスイッチエレメントとがマトリクス配列されている
    データパス部と、このデータパス部の前記命令コードか
    らなるコンテキストを前記コンピュータプログラムと前
    記イベントデータとに対応して順次切り換える状態管理
    部と、を有しており、 前記データパス部は、他の前記データ処理装置で処理さ
    れた処理データの少なくとも一部が伝送され、処理した
    処理データの少なくとも一部を他の前記データ処理装置
    に伝送し、 前記状態管理部は、他の前記データ処理装置がデータ処
    理に対応して発行するイベントデータの少なくとも一部
    が伝送される、アレイ型プロセッサ。
  19. 【請求項１９】 請求項３に記載のデータ処理システム
    のアレイ型プロセッサであって、 個々にデータ設定される命令コードに対応してデータ処
    理を個々に実行する複数のプロセッサエレメントと個々
    にデータ設定される命令コードに対応して複数の前記プ
    ロセッサエレメントの接続関係を個々に切換制御する複
    数のスイッチエレメントとがマトリクス配列されている
    データパス部と、このデータパス部の前記命令コードか
    らなるコンテキストを前記コンピュータプログラムと前
    記イベントデータとに対応して順次切り換える状態管理
    部と、を有しており、 前記データパス部は、他の前記データ処理装置で処理さ
    れた処理データの少なくとも一部が伝送され、処理した
    処理データの少なくとも一部を他の前記データ処理装置
    に伝送し、 前記状態管理部は、他の前記データ処理装置がデータ処
    理に対応して発行するイベントデータの少なくとも一部
    が伝送され、前記データパス部がデータ処理に対応して
    発生するイベントデータの少なくとも一部を他の前記デ
    ータ処理装置に伝送する、アレイ型プロセッサ。
  20. 【請求項２０】 請求項５または６に記載のデータ処理
    システムのアレイ型プロセッサであって、 個々にデータ設定される命令コードに対応してデータ処
    理を個々に実行する複数のプロセッサエレメントと個々
    にデータ設定される命令コードに対応して複数の前記プ
    ロセッサエレメントの接続関係を個々に切換制御する複
    数のスイッチエレメントとがマトリクス配列されている
    データパス部と、 このデータパス部の前記命令コードからなるコンテキス
    トを前記コンピュータプログラムに対応して順次切り換
    える状態管理部と、 各種データを更新自在に一時記憶するデータメモリと、 このデータメモリを他の前記データ処理装置に共有させ
    るメモリ共有手段と、を有しているアレイ型プロセッ
    サ。
  21. 【請求項２１】 請求項１に記載のデータ処理システム
    の他の前記データ処理装置であって、 コンピュータプログラムが事前にデータ設定されている
    情報記憶媒体と、処理データとイベントデータとが入力
    されるデータ入力手段と、入力される前記処理データを
    前記コンピュータプログラムと前記イベントデータとに
    対応してデータ処理するデータ処理手段と、このデータ
    処理手段で処理された処理データとイベントデータとを
    出力するデータ出力手段と、を有しており、 前記データ入力手段は、前記処理データの少なくとも一
    部とイベントデータとを前記アレイ型プロセッサから入
    力し、 前記データ処理手段は、前記データ処理の少なくとも一
    部に対応して新規のイベントデータを発行し、 前記データ出力手段は、前記処理データの少なくとも一
    部を前記アレイ型プロセッサに出力する、データ処理装
    置。
  22. 【請求項２２】 請求項２に記載のデータ処理システム
    の他の前記データ処理装置であって、 コンピュータプログラムが事前にデータ設定されている
    情報記憶媒体と、処理データとイベントデータとが入力
    されるデータ入力手段と、入力される前記処理データを
    前記コンピュータプログラムと前記イベントデータとに
    対応してデータ処理するデータ処理手段と、このデータ
    処理手段で処理された処理データとイベントデータとを
    出力するデータ出力手段と、を有しており、 前記データ入力手段は、前記処理データの少なくとも一
    部を前記アレイ型プロセッサから入力し、 前記データ処理手段は、前記データ処理の少なくとも一
    部に対応して新規のイベントデータを発行し、 前記データ出力手段は、前記処理データの少なくとも一
    部と新規に発行された前記イベントデータとを前記アレ
    イ型プロセッサに出力する、データ処理装置。
  23. 【請求項２３】 請求項３に記載のデータ処理システム
    の他の前記データ処理装置であって、 コンピュータプログラムが事前にデータ設定されている
    情報記憶媒体と、処理データとイベントデータとが入力
    されるデータ入力手段と、入力される前記処理データを
    前記コンピュータプログラムと前記イベントデータとに
    対応してデータ処理するデータ処理手段と、このデータ
    処理手段で処理された処理データとイベントデータとを
    出力するデータ出力手段と、を有しており、 前記データ入力手段は、前記処理データの少なくとも一
    部とイベントデータとを前記アレイ型プロセッサから入
    力し、 前記データ処理手段は、前記データ処理の少なくとも一
    部に対応して新規のイベントデータを発行し、 前記データ出力手段は、前記処理データの少なくとも一
    部と新規に発行された前記イベントデータとを前記アレ
    イ型プロセッサに出力する、データ処理装置。
  24. 【請求項２４】 請求項６に記載のデータ処理システム
    の他の前記データ処理装置であって、 コンピュータプログラムが事前にデータ設定されている
    情報記憶媒体と、処理データが入力されるデータ入力手
    段と、このデータ入力手段で入力される前記処理データ
    を前記コンピュータプログラムに対応してデータ処理す
    るデータ処理手段と、このデータ処理手段で処理された
    処理データを出力するデータ出力手段と、前記処理デー
    タなどの各種データを一時記憶するデータ記憶手段と、
    を有しており、 前記各種データの少なくとも一部を前記アレイ型プロセ
    ッサのデータメモリに一時記憶させるデータ処理装置。
  25. 【請求項２５】 請求項１７に記載のアレイ型プロセッ
    サのためのコンピュータプログラムであって、 前記データパス部に他の前記データ処理装置で処理され
    た処理データの少なくとも一部を入力させる処理と、 前記データパス部に処理した処理データの少なくとも一
    部を他の前記データ処理装置に出力させる処理と、 前記状態管理部に前記データパス部がデータ処理に対応
    して発生するイベントデータの少なくとも一部を他の前
    記データ処理装置に出力させる処理と、を前記アレイ型
    プロセッサに実行させるためのコンピュータプログラ
    ム。
  26. 【請求項２６】 請求項１８に記載のアレイ型プロセッ
    サのためのコンピュータプログラムであって、 前記データパス部に他の前記データ処理装置で処理され
    た処理データの少なくとも一部を入力させる処理と、 前記データパス部に処理した処理データの少なくとも一
    部を他の前記データ処理装置に出力させる処理と、 前記状態管理部に他の前記データ処理装置がデータ処理
    に対応して発行するイベントデータの少なくとも一部を
    入力させる処理と、を前記アレイ型プロセッサに実行さ
    せるためのコンピュータプログラム。
  27. 【請求項２７】 請求項１９に記載のアレイ型プロセッ
    サのためのコンピュータプログラムであって、 前記データパス部に他の前記データ処理装置で処理され
    た処理データの少なくとも一部を入力させる処理と、 前記データパス部に処理した処理データの少なくとも一
    部を他の前記データ処理装置に出力させる処理と、 前記状態管理部に他の前記データ処理装置がデータ処理
    に対応して発行するイベントデータの少なくとも一部を
    入力させる処理と、 前記状態管理部に前記データパス部がデータ処理に対応
    して発生するイベントデータの少なくとも一部を他の前
    記データ処理装置に出力させる処理と、を前記アレイ型
    プロセッサに実行させるためのコンピュータプログラ
    ム。
  28. 【請求項２８】 請求項２０に記載のアレイ型プロセッ
    サのためのコンピュータプログラムであって、 前記データメモリを他の前記データ処理装置に共有させ
    る処理を前記アレイ型プロセッサに実行させるためのコ
    ンピュータプログラム。
  29. 【請求項２９】 請求項２１に記載のデータ処理装置の
    ためのコンピュータプログラムであって、 前記処理データの少なくとも一部とイベントデータとを
    前記アレイ型プロセッサから入力する処理と、 前記データ処理の少なくとも一部に対応して新規のイベ
    ントデータを発行する処理と、 前記処理データの少なくとも一部を前記アレイ型プロセ
    ッサに出力する処理と、を前記データ処理装置に実行さ
    せるためのコンピュータプログラム。
  30. 【請求項３０】 請求項２２に記載のデータ処理装置の
    ためのコンピュータプログラムであって、 前記処理データの少なくとも一部を前記アレイ型プロセ
    ッサから入力する処理と、 前記データ処理の少なくとも一部に対応して新規のイベ
    ントデータを発行する処理と、 前記処理データの少なくとも一部と新規に発行された前
    記イベントデータとを前記アレイ型プロセッサに出力す
    る処理と、 を前記データ処理装置に実行させるためのコンピュータ
    プログラム。
  31. 【請求項３１】 請求項２３に記載のデータ処理装置の
    ためのコンピュータプログラムであって、 前記処理データの少なくとも一部とイベントデータとを
    前記アレイ型プロセッサから入力する処理と、 前記データ処理の少なくとも一部に対応して新規のイベ
    ントデータを発行する処理と、 前記処理データの少なくとも一部と新規に発行された前
    記イベントデータとを前記アレイ型プロセッサに出力す
    る処理と、を前記データ処理装置に実行させるためのコ
    ンピュータプログラム。
  32. 【請求項３２】 請求項２４に記載のデータ処理装置の
    ためのコンピュータプログラムであって、 前記各種データの少なくとも一部を前記アレイ型プロセ
    ッサのデータメモリに一時記憶させる処理を前記データ
    処理装置に実行させるためのコンピュータプログラム。
  33. 【請求項３３】 請求項１ないし３の何れか一項または
    ６に記載のデータ処理システムのアレイ型プロセッサの
    ためのコンピュータプログラムが格納されている情報記
    憶媒体であって、 請求項２５ないし２８の何れか一項に記載のコンピュー
    タプログラムが格納されている情報記憶媒体。
  34. 【請求項３４】 請求項１ないし３の何れか一項または
    ６に記載のデータ処理システムの他の前記データ処理装
    置のためのコンピュータプログラムが格納されている情
    報記憶媒体であって、 請求項２９ないし３２の何れか一項に記載のコンピュー
    タプログラムが格納されている情報記憶媒体。
JP2001394526A 2001-12-26 2001-12-26 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 Expired - Lifetime JP3693013B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001394526A JP3693013B2 (ja) 2001-12-26 2001-12-26 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
US10/326,966 US20030126404A1 (en) 2001-12-26 2002-12-24 Data processing system, array-type processor, data processor, and information storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001394526A JP3693013B2 (ja) 2001-12-26 2001-12-26 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004323133A Division JP3861898B2 (ja) 2004-11-08 2004-11-08 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Publications (2)

Publication Number Publication Date
JP2003196246A true JP2003196246A (ja) 2003-07-11
JP3693013B2 JP3693013B2 (ja) 2005-09-07

Family

ID=19188878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394526A Expired - Lifetime JP3693013B2 (ja) 2001-12-26 2001-12-26 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体

Country Status (2)

Country Link
US (1) US20030126404A1 (ja)
JP (1) JP3693013B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222142A (ja) * 2004-02-03 2005-08-18 Nec Corp アレイ型プロセッサ
JP2005222141A (ja) * 2004-02-03 2005-08-18 Nec Corp アレイ型プロセッサ
EP1736890A2 (en) 2005-06-03 2006-12-27 NEC Electronics Corporation Stream processor including DMA controller used in data processing apparatus
EP1770519A2 (en) 2005-07-22 2007-04-04 NEC Electronics Corporation Information processing apparatus and its data processing method capable of forming descriptor queue
US7370123B2 (en) 2004-10-12 2008-05-06 Nec Electronics Corporation Information processing apparatus
US7680962B2 (en) 2004-12-22 2010-03-16 Nec Electronics Corporation Stream processor and information processing apparatus
JP2012243086A (ja) * 2011-05-19 2012-12-10 Renesas Electronics Corp 半導体集積回路装置
JP2021064270A (ja) * 2019-10-16 2021-04-22 ルネサスエレクトロニクス株式会社 半導体装置およびその制御方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350026B2 (en) * 2004-12-03 2008-03-25 Thales Memory based cross compare for cross checked systems
US20060156316A1 (en) * 2004-12-18 2006-07-13 Gray Area Technologies System and method for application specific array processing
JP2014016894A (ja) 2012-07-10 2014-01-30 Renesas Electronics Corp 並列演算装置、並列演算装置を備えたデータ処理システム、及び、データ処理プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702986A (en) * 1970-07-06 1972-11-14 Texas Instruments Inc Trainable entropy system
US5008815A (en) * 1983-05-31 1991-04-16 Thinking Machines Corporation Parallel processor
US4985832A (en) * 1986-09-18 1991-01-15 Digital Equipment Corporation SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors
US4943912A (en) * 1987-10-13 1990-07-24 Hitachi, Ltd. Parallel processor system having control processor and array control apparatus for selectively activating different processors
US5083265A (en) * 1990-04-17 1992-01-21 President And Fellows Of Harvard College Bulk-synchronous parallel computer
US5193202A (en) * 1990-05-29 1993-03-09 Wavetracer, Inc. Processor array with relocated operand physical address generator capable of data transfer to distant physical processor for each virtual processor while simulating dimensionally larger array processor
JPH04257048A (ja) * 1991-02-12 1992-09-11 Mitsubishi Electric Corp デュアルポートメモリ
US5430850A (en) * 1991-07-22 1995-07-04 Massachusetts Institute Of Technology Data processing system with synchronization coprocessor for multiple threads
CA2129882A1 (en) * 1993-08-12 1995-02-13 Soheil Shams Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same
US5915123A (en) * 1997-10-31 1999-06-22 Silicon Spice Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements
JP3674515B2 (ja) * 2000-02-25 2005-07-20 日本電気株式会社 アレイ型プロセッサ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222142A (ja) * 2004-02-03 2005-08-18 Nec Corp アレイ型プロセッサ
JP2005222141A (ja) * 2004-02-03 2005-08-18 Nec Corp アレイ型プロセッサ
US7650484B2 (en) 2004-02-03 2010-01-19 Nec Corporation Array—type computer processor with reduced instruction storage
JP4502650B2 (ja) * 2004-02-03 2010-07-14 日本電気株式会社 アレイ型プロセッサ
US7370123B2 (en) 2004-10-12 2008-05-06 Nec Electronics Corporation Information processing apparatus
US7680962B2 (en) 2004-12-22 2010-03-16 Nec Electronics Corporation Stream processor and information processing apparatus
EP1736890A2 (en) 2005-06-03 2006-12-27 NEC Electronics Corporation Stream processor including DMA controller used in data processing apparatus
EP1770519A2 (en) 2005-07-22 2007-04-04 NEC Electronics Corporation Information processing apparatus and its data processing method capable of forming descriptor queue
JP2012243086A (ja) * 2011-05-19 2012-12-10 Renesas Electronics Corp 半導体集積回路装置
JP2021064270A (ja) * 2019-10-16 2021-04-22 ルネサスエレクトロニクス株式会社 半導体装置およびその制御方法
JP7346235B2 (ja) 2019-10-16 2023-09-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20030126404A1 (en) 2003-07-03
JP3693013B2 (ja) 2005-09-07

Similar Documents

Publication Publication Date Title
US7350054B2 (en) Processor having array of processing elements whose individual operations and mutual connections are variable
JP4128956B2 (ja) デュアル・インライン・メモリモジュール・フォーマットにおいて一連のマルチアダプティブプロセッサを採用したクラスタ型コンピュータ用スイッチ／ネットワークアダプタポート
JP3987783B2 (ja) アレイ型プロセッサ
WO1995028686A1 (en) Parallel processing computer containing a multiple instruction stream processing architecture
JP2003196246A (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
JP2006099719A (ja) 処理装置
JP3987784B2 (ja) アレイ型プロセッサ
US7647485B2 (en) Data processing system for debugging utilizing halts in a parallel device
JP3987782B2 (ja) アレイ型プロセッサ
US5734927A (en) System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates
US7340591B1 (en) Providing parallel operand functions using register file and extra path storage
JP3861898B2 (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
JP3651588B2 (ja) 区分化同期インタフェース用調整可能クロックを備えたデータ処理システム
US7287151B2 (en) Communication path to each part of distributed register file from functional units in addition to partial communication network
JP4728581B2 (ja) アレイ型プロセッサ
US11847455B2 (en) Clearing register data using a write enable signal
JP2004362215A (ja) プロセッサ及び半導体集積回路
TWI766891B (zh) 半導體裝置的處理器與其操作方法
JP2000348490A (ja) メモリ装置
JP3987805B2 (ja) アレイ型プロセッサ
JP2000298589A (ja) マイクロプロセッサ
JP2007522576A (ja) Ｉｏ接続部を備えるデジタル信号処理集積回路
WO2019006119A1 (en) COMBINING DATA IN A RECONFIGURABLE MATRIX
JPH03280151A (ja) Ｄｓｐに付加するｉｏアクセス回路
JPH033047A (ja) 演算機能付きメモリ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040908

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent or registration of utility model

Ref document number: 3693013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

EXPY Cancellation because of completion of term