JP2005222142A - アレイ型プロセッサ - Google Patents
アレイ型プロセッサ Download PDFInfo
- Publication number
- JP2005222142A JP2005222142A JP2004026800A JP2004026800A JP2005222142A JP 2005222142 A JP2005222142 A JP 2005222142A JP 2004026800 A JP2004026800 A JP 2004026800A JP 2004026800 A JP2004026800 A JP 2004026800A JP 2005222142 A JP2005222142 A JP 2005222142A
- Authority
- JP
- Japan
- Prior art keywords
- data
- context
- code
- instruction
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 151
- 238000004590 computer program Methods 0.000 claims abstract description 98
- 238000001514 detection method Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 27
- 230000007704 transition Effects 0.000 claims description 26
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000007726 management method Methods 0.000 description 106
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
Abstract
【解決手段】 アレイ型プロセッサが、コンピュータプログラムをデータ記憶している外部のプログラムメモリから所定個数の連携する一部の命令コードをデータ取得し、データ取得された所定個数の命令コードのみを一時保持して動作する。そして、一時保持した命令コードでの動作を完了するごとに継続する命令コードをデータ取得するので、コンピュータプログラムのデータ容量が記憶容量を超過していても、そのコンピュータプログラムに対応した動作が実行される。
【選択図】 図1
Description
。
本発明の実施の一形態を図面を参照して以下に説明する。本実施の形態のデータ処理システム1000は、図1に示すように、複数のデータ処理装置として1個のアレイ型プロセッサ100と1個のMPU200とを有しており、これらのアレイ型プロセッサ100とMPU200とが外部バス300とデータライン301とで互いに接続されている。
上述のような構成において、本実施の形態のデータ処理システム1000では、MPU200がメインプロセッサとして機能するとともにアレイ型プロセッサ100がコプロセッサとして機能することにより、そのアレイ型プロセッサ100とMPU200とのデータ処理が連動する。
本形態のアレイ型プロセッサ100は、データ設定された命令コードでの状態管理部105とデータパス部106との動作が停止するごとに上述のようなコード取得回路150の動作が繰り返されるので、状態管理部105とデータパス部106とがコンピュータプログラムの多数の命令コードを一部しかデータ保持できなくとも、そのコンピュータプログラムに対応した一連の処理動作を実行することができる。
本発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。例えば、上記形態ではアレイ型プロセッサ100とMPU200とプログラムメモリ302,303とが外部バス300で接続されているデータ処理システム1000を例示したが、アレイ型プロセッサ100とプログラムメモリ302のみからなるデータ処理システム(図示せず)なども実施可能である。
105 状態管理部
106 データパス部
107 プロセッサエレメント
108 スイッチエレメント
112 コンテキスト記憶手段であるインストラクションメモリ
140 状態記憶手段であるインストラクションメモリ
150 コード取得手段であるコード取得回路
151 イベント入力手段であるイベント入力回路
152 状態取得手段である状態取得回路
153 動作取得手段である動作取得回路
154 コンテキスト検出手段であるコンテキスト検出回路
156 コンテキスト取得手段であるコンテキスト取得回路
157 コード設定手段であるコード設定回路
158 イベント出力手段であるイベント出力回路
159 関係生成手段である関係生成回路
161 関係設定手段である関係設定回路
162 重複検出手段である重複検出回路
163 更新制御手段である更新制御回路
200 データ処理装置であるMPU
302,303 情報記憶媒体であるプログラムメモリ
Claims (20)
- データパス部と状態管理部とを有しており、前記データパス部には複数のプロセッサエレメントおよび複数のスイッチエレメントがマトリクス配列されており、前記プロセッサエレメントは、順次遷移される複数の動作状態ごとにコンピュータプログラムにデータ記述されている命令コードに対応してデータ処理を個々に実行し、前記スイッチエレメントは、前記命令コードに対応して複数の前記プロセッサエレメントの接続関係を個々に切換制御し、前記状態管理部は、前記データパス部の前記動作状態ごとの前記命令コードからなるコンテキストを前記命令コードと適宜入力されるイベントデータとに対応して前記動作状態ごとに順次遷移させるアレイ型プロセッサであって、
前記コンピュータプログラムをデータ記憶している外部のプログラムメモリから所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得するコード取得手段も有しており、
前記状態管理部がデータ取得された所定個数の前記動作状態の命令コードのみを一時保持して動作するとともに前記データパス部がデータ取得された所定個数の前記コンテキストの命令コードのみを一時保持して動作し、
前記状態管理部と前記データパス部とが一時保持した前記命令コードでの動作を完了するごとに前記コード取得手段は継続する前記動作状態および前記コンテキストの前記命令コードをデータ取得するアレイ型プロセッサ。 - 前記状態管理部は前記動作完了または初期状態を検出して継続不可のイベントデータを前記コード取得手段に出力し、
前記コード取得手段は、
前記継続不可のイベントデータが入力されるイベント入力手段と、
前記継続不可のイベントデータが入力されると前記状態管理部から現在の前記動作状態をデータ取得するとともに前記データパス部から次段の前記動作状態を指定する前記イベントデータを取得する状態取得手段と、
データ取得された前記動作状態と入力された前記イベントデータとに対応して継続する所定個数の前記動作状態の命令コードを前記プログラムメモリからデータ取得する動作取得手段と、
データ取得された前記命令コードの動作状態に対応する所定個数の前記コンテキストをデータ検出するコンテキスト検出手段と、
データ検出された前記コンテキストの命令コードを前記プログラムメモリからデータ取得するコンテキスト取得手段と、
データ取得された前記動作状態と前記コンテキストとの前記命令コードを前記状態管理部と前記データパス部とにデータ設定するコード設定手段と、
前記命令コードのデータ設定が完了すると動作開始のイベントデータを前記状態管理部に出力するイベント出力手段と、
を有しており、
前記状態管理部は前記動作開始のイベントデータが入力されると前記動作状態の順次遷移を開始する請求項1に記載のアレイ型プロセッサ。 - 前記コード取得手段は、
前記コンテキスト検出手段でデータ検出された前記コンテキストと前記動作状態との対応関係をデータ生成する関係生成手段と、
データ生成された前記対応関係も前記状態管理部にデータ設定する関係設定手段と、
も有しており、
前記状態管理部はデータ設定された前記対応関係に対応して順次遷移させる前記動作状態ごとに前記データパス部の前記コンテキストを順次遷移させる請求項2に記載のアレイ型プロセッサ。 - 前記コード取得手段は、
前回の複数の前記コンテキストと今回の複数の前記コンテキストとの重複を検出する重複検出手段と、
重複が検出された前記コンテキストの命令コードの前記プログラムメモリからのデータ取得と前記データパス部へのデータ設定とを無用とする更新制御手段と、
も有している請求項3に記載のアレイ型プロセッサ。 - 前記コード取得手段は、
前記コンテキストの複数種類の更新手法が更新コストとともにデータ登録されている更新記憶手段と、
前回の複数の前記コンテキストと今回の複数の前記コンテキストとの組み合わせから前記更新コストの合計が最少となる前記更新手法をデータ検出する手法検出手段と、
データ検出された前記更新手法で前記データパス部の前記コンテキストのデータ更新を実行させる更新制御手段と、
も有している請求項3または4に記載のアレイ型プロセッサ。 - 前記更新制御手段は、前記更新記憶手段にデータ登録されていて前記手法検出手段にデータ検出される前記更新手法として前回と今回との前記コンテキストで相違する前記命令コードのみ前記コンテキスト取得手段にデータ取得させて今回の前記命令コードを前回との差分のみ前記コード設定手段にデータ設定させる請求項5に記載のアレイ型プロセッサ。
- 前記更新制御手段は、前回と今回との前記コンテキストで相違する前記命令コードが複数の場合に前記差分の前記更新コストの合計が最少となる組み合わせを選択する請求項6に記載のアレイ型プロセッサ。
- 前記データパス部は、所定個数の前記コンテキストごとに前記命令コードを一時保持するコンテキスト記憶手段と、一時保持されている前記命令コードを前記コンテキストごとに一括に初期化するコード初期化手段と、を有しており、
前記更新制御手段は、前記更新記憶手段にデータ登録されていて前記手法検出手段にデータ検出される前記更新手法として前回と今回との前記コンテキストの所定の組み合わせでは前回の前記コンテキストを前記コード初期化手段に初期化させてから今回の前記コンテキストを前記コード設定手段にデータ設定させる請求項5ないし7の何れか一項に記載のアレイ型プロセッサ。 - 前記データパス部は、所定個数の前記コンテキストごとに前記命令コードを一時保持するコンテキスト記憶手段と、前記コンテキスト記憶手段に一時保持されている任意の前記コンテキストの命令コードを任意の前記コンテキストの命令コードに一括に上書きするコード上書手段と、を有しており、
前記更新制御手段は、前記更新記憶手段にデータ登録されていて前記手法検出手段にデータ検出される前記更新手法として前回と今回との複数の前記コンテキストの所定の組み合わせでは対応する前回の前記コンテキストを前回の他の前記コンテキストで前記コード上書手段に上書きさせてから今回の前記コンテキストと相違する前記命令コードのみ前記コンテキスト取得手段にデータ取得させて前記コード設定手段にデータ設定させる請求項5ないし8の何れか一項に記載のアレイ型プロセッサ。 - 前記プログラムメモリに複数の前記コンピュータプログラムがデータ格納されており、
前記状態管理部は複数の前記動作状態ごとに前記命令コードを一時保持する状態記憶手段を有しており、
前記データパス部は複数の前記コンテキストごとに前記命令コードを一時保持するコンテキスト記憶手段を有しており、
複数の前記コンピュータプログラムの対応する前記動作状態と前記コンテキストとの前記命令コードが前記状態記憶手段と前記コンテキスト記憶手段とで一時保持され、
一時保持された複数の前記コンピュータプログラムの1つで前記状態管理部と前記データパス部とが動作しているときに前記コード取得手段が他の前記コンピュータプログラムの所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得する請求項1ないし9の何れか一項に記載のアレイ型プロセッサ。 - 前記イベント入力手段にプログラム切換の前記イベントデータが入力されると前記状態管理部と前記データパス部との動作を停止させる動作停止手段と、
停止した前記状態管理部の前記動作状態と前記データパス部の前記処理データとをデータ取得する停止取得手段と、
データ取得された前記動作状態と前記処理データとを複数の前記コンピュータプログラムごとに一時保持する停止保持手段と、
前記一時保持が完了すると他の前記コンピュータプログラムの前記動作状態と前記処理データとを前記停止保持手段からデータ読出して前記状態管理部と前記データパス部とにデータ設定する切換設定手段と、
も有しており、
前記イベント出力手段は前記データ設定が完了すると動作開始のイベントデータを前記状態管理部に出力し、
前記状態管理部は前記動作開始のイベントデータが入力されると前記動作状態の順次遷移を開始する請求項10に記載のアレイ型プロセッサ。 - 前記状態記憶手段と前記コンテキスト記憶手段とで前記命令コードが一部のみ一時保持されている複数の前記コンピュータプログラムの優先度を検出する優先検出手段と、
前記状態記憶手段と前記コンテキスト記憶手段とで一部のみ一時保持される前記命令コードの個数を前記優先度に対応して複数の前記コンピュータプログラムで相互に増減させるコード増減手段も有している請求項10または11に記載のアレイ型プロセッサ。 - 前記優先検出手段は、前記状態記憶手段と前記コンテキスト記憶手段とで一時保持されている複数の前記コンピュータプログラムの一部の前記命令コードごとに使用頻度を前記優先度として積算し、
前記コード増減手段は、前記使用頻度が低い前記命令コードを優先的に削減させる請求項12に記載のアレイ型プロセッサ。 - データ処理装置とプログラムメモリとが接続されているデータ処理システムであって、
前記データ処理装置が請求項1ないし13の何れか一項に記載のアレイ型プロセッサからなり、
このアレイ型プロセッサの前記コンピュータプログラムを前記プログラムメモリがデータ記憶しているデータ処理システム。 - コンピュータプログラムとイベントデータとに対応して各種のデータ処理を各々実行する複数のデータ処理装置が並列に接続されており、
複数の前記データ処理装置の少なくとも1個がアレイ型プロセッサからなり、
このアレイ型プロセッサの前記コンピュータプログラムをデータ記憶しているプログラムメモリも有しており、
前記アレイ型プロセッサが、データパス部と状態管理部とを有しており、前記データパス部には複数のプロセッサエレメントおよび複数のスイッチエレメントがマトリクス配列されており、前記プロセッサエレメントは、順次遷移される複数の動作状態ごとに前記コンピュータプログラムにデータ記述されている命令コードに対応してデータ処理を個々に実行し、前記スイッチエレメントは、前記命令コードに対応して複数の前記プロセッサエレメントの接続関係を個々に切換制御し、前記状態管理部は、前記データパス部の前記動作状態ごとの前記命令コードからなるコンテキストを前記命令コードと適宜入力されるイベントデータとに対応して前記動作状態ごとに順次遷移させる、データ処理システムであって、
複数の前記データ処理装置の少なくとも1個が、前記プログラムメモリから所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得するコード取得手段を有しており、
前記アレイ型プロセッサの前記状態管理部がデータ取得された所定個数の前記動作状態の命令コードのみを一時保持して動作するとともに前記データパス部がデータ取得された所定個数の前記コンテキストの命令コードのみを一時保持して動作し、
前記状態管理部と前記データパス部とが一時保持した前記命令コードでの動作を完了するごとに前記コード取得手段は継続する前記動作状態および前記コンテキストの前記命令コードをデータ取得するデータ処理システム。 - 請求項15に記載のデータ処理システムの前記アレイ型プロセッサではない前記データ処理装置であって、
前記プログラムメモリから所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得するコード取得手段を有しているデータ処理装置。 - 請求項16に記載のデータ処理装置のためのコンピュータプログラムであって、
前記アレイ型プロセッサの前記コンピュータプログラムをデータ記憶している外部のプログラムメモリから所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得することを前記データ処理装置に実行させるためのコンピュータプログラム。 - アレイ型プロセッサと、前記アレイ型プロセッサのコンピュータプログラムをデータ記憶しているプログラムメモリと、が接続されており、
前記アレイ型プロセッサが、データパス部と状態管理部とを有しており、前記データパス部には複数のプロセッサエレメントおよび複数のスイッチエレメントがマトリクス配列されており、前記プロセッサエレメントは、順次遷移される複数の動作状態ごとに前記コンピュータプログラムにデータ記述されている命令コードに対応してデータ処理を個々に実行し、前記スイッチエレメントは、前記命令コードに対応して複数の前記プロセッサエレメントの接続関係を個々に切換制御し、前記状態管理部は、前記データパス部の前記動作状態ごとの前記命令コードからなるコンテキストを前記命令コードと適宜入力されるイベントデータとに対応して前記動作状態ごとに順次遷移させる、データ処理システムであって、
前記プログラムメモリから所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得するコード取得回路も前記アレイ型プロセッサに接続されており、
このアレイ型プロセッサの前記状態管理部がデータ取得された所定個数の前記動作状態の命令コードのみを一時保持して動作するとともに前記データパス部がデータ取得された所定個数の前記コンテキストの命令コードのみを一時保持して動作し、
前記状態管理部と前記データパス部とが一時保持した前記命令コードでの動作を完了するごとに前記コード取得回路は継続する前記動作状態および前記コンテキストの前記命令コードをデータ取得するデータ処理システム。 - 請求項18に記載のデータ処理システムのコード取得回路であって、
前記プログラムメモリから所定個数の連携する一部の前記動作状態の命令コードを対応する一部の前記コンテキストの命令コードとともにデータ取得するコード取得回路。 - 前記プログラムメモリと一体に形成されている請求項19に記載のコード取得回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026800A JP4502650B2 (ja) | 2004-02-03 | 2004-02-03 | アレイ型プロセッサ |
US11/049,305 US7650484B2 (en) | 2004-02-03 | 2005-02-03 | Array—type computer processor with reduced instruction storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026800A JP4502650B2 (ja) | 2004-02-03 | 2004-02-03 | アレイ型プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005222142A true JP2005222142A (ja) | 2005-08-18 |
JP4502650B2 JP4502650B2 (ja) | 2010-07-14 |
Family
ID=34805852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004026800A Expired - Fee Related JP4502650B2 (ja) | 2004-02-03 | 2004-02-03 | アレイ型プロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7650484B2 (ja) |
JP (1) | JP4502650B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114059A1 (ja) * | 2006-04-05 | 2007-10-11 | Nec Corporation | データ処理装置 |
WO2008107969A1 (ja) * | 2007-03-06 | 2008-09-12 | Fujitsu Microelectronics Limited | 演算装置 |
JP5330384B2 (ja) * | 2008-06-25 | 2013-10-30 | パナソニック株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
JP5347974B2 (ja) * | 2008-02-01 | 2013-11-20 | 日本電気株式会社 | 多分岐予測方法及び装置 |
US9021235B2 (en) | 2009-08-25 | 2015-04-28 | Nec Corporation | Data processing device |
US9021234B2 (en) | 2009-01-30 | 2015-04-28 | Nec Corporation | Indirect designation of physical configuration number as logical configuration number based on correlation information, within parallel computing |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7478222B2 (en) * | 2005-03-29 | 2009-01-13 | Karl M. Fant | Programmable pipeline array |
US9164945B2 (en) * | 2008-12-01 | 2015-10-20 | Micron Technology, Inc. | Devices, systems, and methods to synchronize parallel processing of a single data stream |
US10157060B2 (en) * | 2011-12-29 | 2018-12-18 | Intel Corporation | Method, device and system for control signaling in a data path module of a data stream processing engine |
GB2514618B (en) * | 2013-05-31 | 2020-11-11 | Advanced Risc Mach Ltd | Data processing systems |
US10331583B2 (en) | 2013-09-26 | 2019-06-25 | Intel Corporation | Executing distributed memory operations using processing elements connected by distributed channels |
US10402168B2 (en) | 2016-10-01 | 2019-09-03 | Intel Corporation | Low energy consumption mantissa multiplication for floating point multiply-add operations |
US10558575B2 (en) | 2016-12-30 | 2020-02-11 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10416999B2 (en) | 2016-12-30 | 2019-09-17 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10572376B2 (en) | 2016-12-30 | 2020-02-25 | Intel Corporation | Memory ordering in acceleration hardware |
US10474375B2 (en) | 2016-12-30 | 2019-11-12 | Intel Corporation | Runtime address disambiguation in acceleration hardware |
US10467183B2 (en) | 2017-07-01 | 2019-11-05 | Intel Corporation | Processors and methods for pipelined runtime services in a spatial array |
US10445451B2 (en) | 2017-07-01 | 2019-10-15 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features |
US10515049B1 (en) | 2017-07-01 | 2019-12-24 | Intel Corporation | Memory circuits and methods for distributed memory hazard detection and error recovery |
US10515046B2 (en) | 2017-07-01 | 2019-12-24 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10387319B2 (en) | 2017-07-01 | 2019-08-20 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features |
US10469397B2 (en) | 2017-07-01 | 2019-11-05 | Intel Corporation | Processors and methods with configurable network-based dataflow operator circuits |
US10445234B2 (en) | 2017-07-01 | 2019-10-15 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features |
US10496574B2 (en) | 2017-09-28 | 2019-12-03 | Intel Corporation | Processors, methods, and systems for a memory fence in a configurable spatial accelerator |
US11086816B2 (en) | 2017-09-28 | 2021-08-10 | Intel Corporation | Processors, methods, and systems for debugging a configurable spatial accelerator |
US10445098B2 (en) | 2017-09-30 | 2019-10-15 | Intel Corporation | Processors and methods for privileged configuration in a spatial array |
US10380063B2 (en) | 2017-09-30 | 2019-08-13 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator |
US10417175B2 (en) | 2017-12-30 | 2019-09-17 | Intel Corporation | Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator |
US10565134B2 (en) | 2017-12-30 | 2020-02-18 | Intel Corporation | Apparatus, methods, and systems for multicast in a configurable spatial accelerator |
US10445250B2 (en) | 2017-12-30 | 2019-10-15 | Intel Corporation | Apparatus, methods, and systems with a configurable spatial accelerator |
US10564980B2 (en) | 2018-04-03 | 2020-02-18 | Intel Corporation | Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator |
US11307873B2 (en) | 2018-04-03 | 2022-04-19 | Intel Corporation | Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging |
US10891240B2 (en) | 2018-06-30 | 2021-01-12 | Intel Corporation | Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator |
US10459866B1 (en) | 2018-06-30 | 2019-10-29 | Intel Corporation | Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator |
US10853073B2 (en) | 2018-06-30 | 2020-12-01 | Intel Corporation | Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator |
US11200186B2 (en) | 2018-06-30 | 2021-12-14 | Intel Corporation | Apparatuses, methods, and systems for operations in a configurable spatial accelerator |
US10678724B1 (en) | 2018-12-29 | 2020-06-09 | Intel Corporation | Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator |
US11029927B2 (en) | 2019-03-30 | 2021-06-08 | Intel Corporation | Methods and apparatus to detect and annotate backedges in a dataflow graph |
US10817291B2 (en) | 2019-03-30 | 2020-10-27 | Intel Corporation | Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator |
US10965536B2 (en) | 2019-03-30 | 2021-03-30 | Intel Corporation | Methods and apparatus to insert buffers in a dataflow graph |
US10915471B2 (en) | 2019-03-30 | 2021-02-09 | Intel Corporation | Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator |
US11037050B2 (en) | 2019-06-29 | 2021-06-15 | Intel Corporation | Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator |
US11907713B2 (en) | 2019-12-28 | 2024-02-20 | Intel Corporation | Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6039248A (ja) * | 1983-08-11 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 資源管理方式 |
JPS6286439A (ja) * | 1985-10-11 | 1987-04-20 | Fujitsu Ltd | デ−タ処理装置 |
JPH10240549A (ja) * | 1997-02-24 | 1998-09-11 | Hitachi Ltd | 並列ジョブ多重スケジューリング方法及び装置 |
JP2000124317A (ja) * | 1998-10-21 | 2000-04-28 | Fuji Xerox Co Ltd | 情報処理システム |
JP2003196246A (ja) * | 2001-12-26 | 2003-07-11 | Nec Corp | データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3287703A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer |
US4943912A (en) * | 1987-10-13 | 1990-07-24 | Hitachi, Ltd. | Parallel processor system having control processor and array control apparatus for selectively activating different processors |
US5717947A (en) * | 1993-03-31 | 1998-02-10 | Motorola, Inc. | Data processing system and method thereof |
US6697935B1 (en) * | 1997-10-23 | 2004-02-24 | International Business Machines Corporation | Method and apparatus for selecting thread switch events in a multithreaded processor |
US6122719A (en) * | 1997-10-31 | 2000-09-19 | Silicon Spice | Method and apparatus for retiming in a network of multiple context processing elements |
JP3576837B2 (ja) | 1998-10-30 | 2004-10-13 | 日本電気株式会社 | プログラマブルロジックlsiの基本セル及び基本セル2次元アレイ |
JP3444216B2 (ja) | 1999-01-28 | 2003-09-08 | 日本電気株式会社 | プログラマブルデバイス |
JP3269526B2 (ja) | 1999-02-09 | 2002-03-25 | 日本電気株式会社 | プログラマブルロジックlsi |
JP3616518B2 (ja) | 1999-02-10 | 2005-02-02 | 日本電気株式会社 | プログラマブルデバイス |
US6606704B1 (en) * | 1999-08-31 | 2003-08-12 | Intel Corporation | Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode |
US7051329B1 (en) * | 1999-12-28 | 2006-05-23 | Intel Corporation | Method and apparatus for managing resources in a multithreaded processor |
JP3528922B2 (ja) | 2001-08-31 | 2004-05-24 | 日本電気株式会社 | アレイ型プロセッサ、データ処理システム |
JP3708853B2 (ja) * | 2001-09-03 | 2005-10-19 | 松下電器産業株式会社 | マルチプロセッサシステムおよびプログラム制御方法 |
JP3921367B2 (ja) | 2001-09-26 | 2007-05-30 | 日本電気株式会社 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
JP2003196248A (ja) | 2001-10-19 | 2003-07-11 | Japan Research Institute Ltd | 自動情報収集システムおよび自動情報収集プログラム |
-
2004
- 2004-02-03 JP JP2004026800A patent/JP4502650B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-03 US US11/049,305 patent/US7650484B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6039248A (ja) * | 1983-08-11 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 資源管理方式 |
JPS6286439A (ja) * | 1985-10-11 | 1987-04-20 | Fujitsu Ltd | デ−タ処理装置 |
JPH10240549A (ja) * | 1997-02-24 | 1998-09-11 | Hitachi Ltd | 並列ジョブ多重スケジューリング方法及び装置 |
JP2000124317A (ja) * | 1998-10-21 | 2000-04-28 | Fuji Xerox Co Ltd | 情報処理システム |
JP2003196246A (ja) * | 2001-12-26 | 2003-07-11 | Nec Corp | データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114059A1 (ja) * | 2006-04-05 | 2007-10-11 | Nec Corporation | データ処理装置 |
US8069333B2 (en) | 2006-04-05 | 2011-11-29 | Nec Corporation | Converting logical to real number to access shared configuration information in event driven state transiting reconfigurable system |
JP5131188B2 (ja) * | 2006-04-05 | 2013-01-30 | 日本電気株式会社 | データ処理装置 |
WO2008107969A1 (ja) * | 2007-03-06 | 2008-09-12 | Fujitsu Microelectronics Limited | 演算装置 |
US8150949B2 (en) | 2007-03-06 | 2012-04-03 | Fujitsu Semiconductor Limited | Computing apparatus |
JP5347974B2 (ja) * | 2008-02-01 | 2013-11-20 | 日本電気株式会社 | 多分岐予測方法及び装置 |
JP5330384B2 (ja) * | 2008-06-25 | 2013-10-30 | パナソニック株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
US9021234B2 (en) | 2009-01-30 | 2015-04-28 | Nec Corporation | Indirect designation of physical configuration number as logical configuration number based on correlation information, within parallel computing |
US9021235B2 (en) | 2009-08-25 | 2015-04-28 | Nec Corporation | Data processing device |
Also Published As
Publication number | Publication date |
---|---|
US20050172103A1 (en) | 2005-08-04 |
US7650484B2 (en) | 2010-01-19 |
JP4502650B2 (ja) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4502650B2 (ja) | アレイ型プロセッサ | |
JP6017034B2 (ja) | 状態機械エンジンが受信したデータを取り扱うための方法およびシステム | |
US7350054B2 (en) | Processor having array of processing elements whose individual operations and mutual connections are variable | |
US10002103B2 (en) | Low-pin microcontroller device with multiple independent microcontrollers | |
JP3987783B2 (ja) | アレイ型プロセッサ | |
US10002102B2 (en) | Low-pin microcontroller device with multiple independent microcontrollers | |
JP2017531375A (ja) | マイクロコード化シーケンサを伴うアナログ/デジタル変換 | |
JP2006099719A (ja) | 処理装置 | |
US7287146B2 (en) | Array-type computer processor | |
CN104636289A (zh) | 半导体装置 | |
JP3693013B2 (ja) | データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 | |
JP2004133780A (ja) | アレイ型プロセッサ | |
JP2008152409A (ja) | 半導体集積回路 | |
JP2008204177A (ja) | 遅延調整回路を有するアレイ型プロセッサ | |
JP4664724B2 (ja) | 半導体集積回路装置および半導体集積回路装置の設計装置 | |
JP3861898B2 (ja) | データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体 | |
US20130212362A1 (en) | Image processing device and data processor | |
WO2007029169A2 (en) | Processor array with separate serial module | |
JP2006011924A (ja) | 再構成可能演算装置および半導体装置 | |
JP3987805B2 (ja) | アレイ型プロセッサ | |
US7058832B2 (en) | Idle power reduction for state machines | |
JPH0444151A (ja) | プロセッサ | |
KR100681427B1 (ko) | 다중 프로세서 시스템을 위한 리셋 회로 | |
JP2004362446A (ja) | 計算機及び計算方法 | |
JP2007179567A (ja) | データ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100202 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4502650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |