JPS59198716A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPS59198716A
JPS59198716A JP58072636A JP7263683A JPS59198716A JP S59198716 A JPS59198716 A JP S59198716A JP 58072636 A JP58072636 A JP 58072636A JP 7263683 A JP7263683 A JP 7263683A JP S59198716 A JPS59198716 A JP S59198716A
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
layers
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58072636A
Other languages
English (en)
Inventor
Juri Kato
樹理 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP58072636A priority Critical patent/JPS59198716A/ja
Publication of JPS59198716A publication Critical patent/JPS59198716A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、単結晶半導体の多層構造を可能にする半導体
装置とその製造方法に関する。特に３次元構造を持つＬ
ＳＩ及びその製造に有益である。
従来、６次元構造を持つＬＳＩは、絶縁基板又は半導体
基板を酸化した基板上に多結晶半導体層と絶縁層とが多
重に積み重なる構造を持つ。絶縁層上の多結晶半導体物
質は、パルス・レーザ、ＣＷレーサー、グラファイトヒ
ーター、ハロゲン・ランプなどによる熱処理で再結晶化
を行なっているが、単結晶単導体基板の結晶−を核にエ
ピタキシャル成長を行なうことができるのは第１層の多
結晶半導体層のみであり、第２層の多結晶半導体層の結
晶化は、第１層の結晶化された多結晶シリコンを核にエ
ピタキシャル成長することになり、２層目の半導体結晶
化は一層目の半導体結晶化より歩留りが落ちる。従来の
６次元構造を持つ多結晶半導体の結晶化は上層になるに
従って困斧になるという欠点を有する。本発明はかかる
従来の欠点を取り除き、絶縁層で分離された良質の単結
晶半導体層が多重に積Ｊ・ｈされた半導体装置及びその
製造方法を提供することを目的とする。
以下、実姉例を用いて本発明の詳細な説明する◇第１図
〜第４図は、本発明による絶縁層により分離された単結
晶半導体物質が積層する半導体装置の製造方法であり、
第５図は本発明による３次元構造を持つ半導体装置の一
例としてｌ：！ＭＯＳインバータを示す。第１図は、単
結晶半導体基板１を、基板周辺領域又はスークライブ・
ライン領域を除いて、Ｒ工Ｅ、プラズマまたはイオーン
ビームによるフォト・エッチジグにより溝を形成する。
第２図は、プラズマＣＶＤ−光ＣｖＤ又はＣＶＤｏによ
り絶縁層２を単結晶基板の溝の中に形成する。第６図は
、スパツタリング又はＯＶＤにより多結晶半導体物質層
６を形成する。多結晶半導体物質層はパルス・レーザ、
ＣＷレーザーグラフアイ゛ト・ヒーター、又はハロゲン
・ランプによりスクテイブ・ライン又は基板周辺の単結
晶半導体領域１′を核に液相又は固相生長により結晶化
され、単結晶化導体層乙になる。第４図は１、上記単結
晶半導体層の形成をくり返して得られる絶縁層２゜４、
−６で分離された単結晶半導体層３，５．７の積層であ
る・本廃明によれば、゛積層された短結晶化半導体領域
は、すべて単結晶半導体基板１を核にして液相または固
相生長した単結晶からなるため、すべての単結晶半導体
領域３，５．７は良質な結晶構造を持つ。従って、絶縁
層で分離された良質の単結晶半導体層が多重に積層され
た半導体装置の製造が可能である。第５図は、アクティ
ブな素子が、積層された単結晶半導体を用いて形成され
る例を示す。単結晶半導体基板１１の上に、絶縁層１２
が埋め込まれ、絶縁層１２の上には、単結晶半導体基板
１１を核に液相又は同相成長し７多結晶を単結晶化した
単結晶化半導体１３．１６、−１７からなるＣＭＯＳイ
ンバータである。Ｐ型ＭＯ８，−ＦＥＴは、単結晶化半
導体層ｉ　３ＪＣＰ型のソース・ドレイン１４−１４’
、ゲート絶縁膜２０、及び不純物の注入された単結晶化
半導体層１６をゲート電極としている。又、ｎ型ＭＯＳ
・ＦＥＴは、単結晶化半導体層１７にｎ型ソース・ドレ
イン１８・１８′、ゲート絶縁膜１９、及び単結晶化半
導体層１６をゲート電極としている。
第５図に示す６次元構造を持つＣＭ　ＯＳインバーター
は、ＭＯＳ−ＦＥＴのチャンネル領域及びゲート電極が
、すべて単結晶基板を核に結晶化した半導体層で形成さ
れ、ゲート絶縁膜も結晶化した半導体層１３．１６の熱
酸化により形成されるため、良好な電気特性を持つ。
以上説明し７たように、本発明によれば、絶縁層で分離
された良質なアクティブ素子が多重に単結晶半導体基板
に埋め込まれた半導体装置が可能になる。
【図面の簡単な説明】
第１図〜第４図一本発明による絶縁層により分離された
単結晶半導体物質を積層する製造方法とその工程断面。 第５図一本発明による６次元構造を持つＣＭＯＳインバ
ーター。 １・・・単結晶半導体基板 ２．４．６・・・絶縁層 ３．５．７・・・多結晶半導体が半導体基板を核に結晶
化された単結晶半導体層 １１・・・単結晶半導体基板 １２．１５・・・絶縁層 １３．１６．１７・・・単結晶半導体層レイン １８．１８’−ｎ型ＭＯＳ−ＦＥＴのソース・ドレイン １９．２０・・・単結晶半導体層の熱酸化膜以　　十 出願人　　株式会礼諏訪精工舎 代理人　　　弁理士　Ｄ　上　　　務 第１図 第２図 第３１．ぎｉ 第５図

Claims (1)

  1. 【特許請求の範囲】 １）単結晶半導体基板に”は、選択的溝が形成され、該
    溝矧は多結晶半導体層と絶Ｂ層とが多重に埋め込まれ積
    層され、各々の多結晶半導体層は、単結晶半導体基板に
    形成された該溝の壁を核として、液相または同相成長に
    より単結晶化されるこ七を特徴とする半導体装置とその
    製造方法。 ２）単結晶半導体基板には、アクティブな素子が形成さ
    れる単結晶半導体層が多重に埋め込まれることを特徴と
    する特許請求第１項記載の半導体装置とその製造方法。 ３）単結晶半導体基板には、基板周辺またはスクライブ
    ・ラインを除いた領域に溝が形、成され、該溝には多結
    晶半導と絶縁層とが多重に埋め込まれ積層することを特
    徴とする特許請求第１項記載の半導体装置とその製造方
    法。
JP58072636A 1983-04-25 1983-04-25 半導体装置とその製造方法 Pending JPS59198716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58072636A JPS59198716A (ja) 1983-04-25 1983-04-25 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58072636A JPS59198716A (ja) 1983-04-25 1983-04-25 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPS59198716A true JPS59198716A (ja) 1984-11-10

Family

ID=13495070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58072636A Pending JPS59198716A (ja) 1983-04-25 1983-04-25 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPS59198716A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853253A (en) * 1987-03-30 1989-08-01 Director General Of Agency Of Industrial Science And Technology Method of activating surface of shaped body formed of synthetic organic polymer
CN103227204A (zh) * 2013-04-01 2013-07-31 南京邮电大学 晕掺杂的双材料异质栅石墨烯条带场效应管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853253A (en) * 1987-03-30 1989-08-01 Director General Of Agency Of Industrial Science And Technology Method of activating surface of shaped body formed of synthetic organic polymer
CN103227204A (zh) * 2013-04-01 2013-07-31 南京邮电大学 晕掺杂的双材料异质栅石墨烯条带场效应管

Similar Documents

Publication Publication Date Title
JPH01162376A (ja) 半導体装置の製造方法
JPS59198716A (ja) 半導体装置とその製造方法
JPH0438141B2 (ja)
JPS58178565A (ja) 半導体装置およびその製造方法
JPH01264254A (ja) 積層型半導体装置の製造方法
JPS59224165A (ja) 半導体装置
JPS6095969A (ja) 半導体集積回路の製造方法
JPH01241854A (ja) 半導体装置
JPH0355829A (ja) 半導体装置の製造方法
JPS63126262A (ja) 三次元半導体集積回路の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH02263465A (ja) 積層型半導体装置およびその製造方法
JPH0235710A (ja) 薄膜半導体層の形成方法
JPS5837952A (ja) 半導体装置およびその製造方法
JPS6054470A (ja) 半導体装置の製造方法
JPS60249356A (ja) 半導体装置の製造方法
JPS5890740A (ja) 半導体装置
JPS6126236A (ja) 半導体基板の製造方法
JPH0360041A (ja) 電界効果トランジスタの製造方法
JPH01208858A (ja) 相補型集積回路の製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPS60113452A (ja) 半導体装置およびその製造方法
JPH01181569A (ja) Ｓｏｉ型の電界郊果トランジスタ
JPS6355953A (ja) 半導体装置の製造方法
JPH03211739A (ja) 接合型電界効果トランジスタ装置及びその製造方法