CN103227204A - 晕掺杂的双材料异质栅石墨烯条带场效应管 - Google Patents

晕掺杂的双材料异质栅石墨烯条带场效应管 Download PDF

Info

Publication number
CN103227204A
CN103227204A CN2013101123201A CN201310112320A CN103227204A CN 103227204 A CN103227204 A CN 103227204A CN 2013101123201 A CN2013101123201 A CN 2013101123201A CN 201310112320 A CN201310112320 A CN 201310112320A CN 103227204 A CN103227204 A CN 103227204A
Authority
CN
China
Prior art keywords
region
grid
graphene nano
graphene
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101123201A
Other languages
English (en)
Other versions
CN103227204B (zh
Inventor
王伟
肖广然
夏春萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201310112320.1A priority Critical patent/CN103227204B/zh
Publication of CN103227204A publication Critical patent/CN103227204A/zh
Application granted granted Critical
Publication of CN103227204B publication Critical patent/CN103227204B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明是一种晕掺杂的双材料异质栅石墨烯条带场效应管,该场效应管整体为上下对称结构,从沟道中间向外上、下依次为石墨烯纳米条带(1)、覆盖石墨烯纳米条带的绝缘层(2)、位于绝缘层外的双栅(3),分为顶栅(31)和底栅(32),绝缘层的长度与石墨烯纳米条带(1)相同;在石墨烯纳米条带(1)的左右两端分别设有源极(4)、漏极(5),与源极、漏极相连的石墨烯纳米条带部分分别设有长度相同的源区(41)、漏区(51),源区(41)、漏区(51)均采用相同参数的N型重掺杂;石墨烯纳米条带中间部分为沟道区(7),沟道区(7)在靠近源区(4)一侧,设有HALO掺杂区(6),采用P型重掺杂,剩余沟道部分不掺杂;该种结构能有效改善器件的亚阈值性能,提高器件的高频特性。

Description

晕掺杂的双材料异质栅石墨烯条带场效应管
技术领域
本发明涉及石墨烯条带场效应管领域,尤其是石墨烯条带的异质栅结构和晕(HALO)掺杂结构方面。
背景技术
石墨烯是一种平面结构的材料,它由碳原子通过sp2化学键相连形成蜂窝状排列而构成,是目前发现的唯一一种在室温下保持稳定二维结构的平面材料。目前,硅材料纳米器件几乎达到极限,很难再进一步提升性能。而石墨烯得益于自身所具有的高载流子迁移率,以及优秀的机械特性和热学稳定性,能很好的克服硅材料器件在性能进一步提升时所出现的种种限制,被认为是在未来能取代硅基器件的材料。
对石墨烯在某一特定的方向上以很窄的宽度进行刻蚀,或者进行复制排列,就可以形成石墨烯纳米条带。相比于二维的石墨烯,石墨烯条带打开了较小的带隙,因此电学特性比零带隙的二维石墨烯有了显著的提升。石墨烯条带的电学特性对条带的宽度和边缘的形状十分敏感,可以分为锯齿型石墨烯条带和扶手型石墨烯条带。锯齿型的石墨烯条带,无论条带的宽度是多少,都表现出金属的特性。而扶手型石墨烯条带随着空隙宽度和条带宽度的变化会表现出金属或者半导体的特性。
半导体型的石墨烯条带可以用作场效应管的沟道材料,许多研究表明,石墨烯条带场效应管(GNRFET)将成为CMOS器件的有力竞争者。相比于硅基材料,GNRFET有很高的载流子迁移率,并且在器件内部电子的输运机制近似于弹道输运,GNRFET能获得更高的驱动电流,更快的响应速度,以及功耗的显著下降。在目前的研究中,GNRFET的截止频率已经能够达到太赫兹,并且制成了高频低噪声的晶体管。
采用MOSFET结构的GNRFET中,掺杂是研究的一个方向。最近一种HALO掺杂的结构被应用于GNRFET中。对于N型掺杂的源漏区,P型掺杂的HALO区位于靠近源区一侧的栅极区域,使得该区域的电势被提高。从而减小了漏电流,提高了器件的高频特性。
另一方面,随着器件尺寸的减小,沟道的长度越来越短,短沟道效应(SCE)的出现减弱了器件的栅控能力。双栅的结构能一定程度上提升栅极的控制能力,但并不能抑制短沟道效应。为了提高器件对SCE的抵抗能力,一种异质栅结构被提出。在异质栅场效应管中,两种或是三种具有不同功函数的金属被混合使用构成栅极。与单材料栅相比,异质栅结构能够抑制SCE,提高跨导,提高开关电流比,增强栅控能力。
晕(HALO)掺杂和异质栅的结构对器件在高频和小尺寸下的性能有很大提升。因此,本发明提出了一种HALO掺杂的双材料异质栅石墨烯条带场效应管结构,以期望这种结构能够显著的抑制短沟道效应和提升高频性能,同时获得HALO掺杂和异质栅的优势。通过基于自相关二维格林函数和泊松方程的量子仿真结果表明,本发明不但提高了高频特性,还同时器件还具有良好的栅控能力。并且通过与其它结构的比较,证明了本发明所提出结构的优势。
发明内容
技术问题:本发明提出了在双栅石墨烯条带场效应管结构的基础上,加入由两种功函数不同材料构成栅极的异质栅结构,同时在沟道中加入HALO掺杂结构。为揭示纳米尺度下该种结构器件的量子输运特性,本发明基于GNRFET中的电势和电荷密度的自洽计算,利用非平衡格林函数来计算电荷密度,将求出的载流子密度代入到器件三维的泊松(Poisson)方程中自洽求解,对所提出结构的电学特性进行了数值模拟,并给出了性能比较。本发明对提高GNRFET性能,小尺寸下短沟道效应的解决提供了参考。
技术方案:本发明的目的是针对传统的类MOSFET结构GNRFET无法在保持获得较好的高频特性和较强栅控能力的同时克服器件尺寸缩小时的短沟道效应,提出了一种GNRFET的新型器件结构。发明受到HALO掺杂和异质栅的启发,在一个结构中同时引入HALO掺杂和两种材料的异质栅结构。由于HALO掺杂能够提升栅极靠源区一侧的电势,减小栅边缘的直接隧穿漏电流和栅漏间的寄生电容,同时减小漏电流,HALO掺杂结构能够有效地提高器件的高频特性。但是随着器件尺寸的减小,沟道长度越来越短,短沟道效应的影响变得严重。异质栅的加入,能有效的抑制SCE,并且进一步提升亚阈值特性,提高栅控能力。
该场效应管整体为上下对称结构,从沟道中间向外上、下依次为石墨烯纳米条带、覆盖石墨烯纳米条带的绝缘层、位于绝缘层外的双栅,分为顶栅和底栅,绝缘层的长度与石墨烯纳米条带相同;
在石墨烯纳米条带的左右两端分别设有源极、漏极,与源极、漏极相连的石墨烯纳米条带部分分别设有长度相同的源区、漏区,源区、漏区均采用相同参数的N型重掺杂;石墨烯纳米条带中间部分为沟道区,沟道区在靠近源区一侧,设有HALO掺杂区,采用P型重掺杂,剩余沟道部分不掺杂;
沿沟道方向看,双栅位于石墨烯纳米条带的中间位置和沟道区长度相同,HALO掺杂区位于双栅区域内。
所述双栅分为顶栅和底栅,均采用异质栅结构,由两种功函数不同的导电金属材料构成,靠近源区一侧的导电金属材料功函数高于靠近漏区的导电金属材料;在沟道区紧邻源区的位置,加入HALO掺杂区,在该区域内使用与源漏区掺杂类型不同的P型重掺杂。
有益效果:本发明的意义在于采用了一种混合的结构,在GNRFET中同时引入HALO掺杂和由两种功函数不同的材料构成的异质栅结构。基于非平衡格林函数的方法,对比分析了传统GNRFET结构和该种结构的电学特性,如I-V电流特性、亚阈值特性和高频特性等电学特性。结果表明,HALO掺杂的双材料异质栅结构,同时获得了HALO掺杂和异质栅结构的优势,在具有良好高频特性的同时提高了器件的栅控能力。采用这种结构的器件能有效的抑制短沟道效应,而且能够减小漏端电场,使得器件抑制热载流子效应的能力也增强。在较低的工作电压下,能够获得较大的驱动电流,并有望在模拟电路中获得应用。
附图说明
图1为本发明的器件结构模型示意图。
其中有:栅极电压VG、源极电压VS、漏极电压VD;第一种材料M1、第二种材料M2,第一种材料长度L1,第二种材料长度L2;HALO掺杂区长度LHALO,掺杂类型为pGNR;氧化层厚度TOX;源、漏区的长度均为Lsd,掺杂类型为nGNR;石墨烯纳米条带1,绝缘层2,双栅3,顶栅31,底栅32,源极4、源区41、漏极5、漏区51、HALO掺杂区6、沟道区7。
具体实施方式
本发明所提出的GNRFET结构如图1所示,它是一种双栅结构,最外层的顶栅和底栅均由两种功函数不同的金属材料共同组成。用石墨烯纳米条带作为导电沟道,表面覆盖有较厚的栅绝缘层,器件呈上下对称的平面结构。器件的源漏区通过气相或液相化学离子注入方式进行N型重掺杂,石墨烯条带沟道区紧邻源区的位置设有一定长度的HALO掺杂区,该区域内使用P型重掺杂,其余的沟道部分不掺杂。双栅位于器件的中间位置,源、漏区长度相同,HALO掺杂区位于双栅区域内靠近源区的位置。器件的仿真先利用非平衡格林函数计算出电荷密度,再通过器件的三维泊松方程自洽求解,结合诺伊曼(Neumann)边界条件得出沟道电流,进而计算其他电学参量。
针对提高MOSFET结构石墨烯纳米条带器件的性能,和改善随着尺寸不断缩小等因素而产生的一些二级效应如短沟道效应、漏级势垒降低(DIBL)效应和热载流子效应(HCE)等问题,从器件结构和掺杂的角度出发,提出了一种HALO掺杂的双材料异质栅石墨烯条带场效应管结构。之后基于非平衡格林函数计算出电荷密度,通过器件的三维泊松方程自洽求解得出沟道电流,对该结构进行数值仿真,并和其他结构比较验证可靠性。
下面结合附图进一步详细说明本发明。
图1是本发明器件结构模型的截面图。
该场效应管整体为上下对称的平面结构,从沟道中心向外依次为石墨烯纳米条带1、覆盖石墨烯纳米条带1外部的绝缘层2、位于绝缘层2外的双栅3,双栅分为顶栅31和底栅32,绝缘层2的长度与石墨烯纳米条带1相同;
在石墨烯纳米条带1的两头分别设有源极4、漏极5,与源极4、漏极5相连的石墨烯纳米条带部分分别设有长度相同的源区41、漏区51,源区41、漏区51均采用相同参数的N型重掺杂;石墨烯纳米条带1中间部分为沟道区7,沟道区7靠源区41的位置有HALO掺杂区6,使用比源、漏区掺杂浓度低的P型重掺杂,沟道的其余部分不掺杂;从沟道方向看,双栅3的长度和沟道区7相同,位于整个器件的中间位置,HALO掺杂区6位于双栅区域内。双栅3为两种材料构成的异质栅,两种材料的功函数保持靠近源区41的较高,而靠近漏区51的较低,保证靠近漏端的一侧有较小的功函数,这样可以减小漏端电场,减弱DIBL效应减小漏电流。
石墨烯条带和双栅之间隔有高介电系数的氧化层。氧化层的长度和石墨烯纳米条带相同,厚度为Tox
位于最内部的是石墨烯纳米条带1,两头分别设有源、漏电极。与源、漏电极相连的石墨烯纳米条带部分分别设有长度为Lsd的源、漏区,均采用相同参数的N型重掺杂。紧邻源极掺杂区设有长度为LHALO的P型重掺杂区,形成HALO掺杂结构。沟道区其余的部分不掺杂。
模型的计算基于GNRFET中的电势和电荷密度的自洽计算。电荷密度利用非平衡格林函数方法来计算。迟滞格林函数的表达式为:
G(E)=[(E+iη+)I-HDDS]-1
其中η+代表一个正无穷小量,E代表能量,HD是碳纳米管区域电子在最相邻近似下的哈密顿量,ΣS、ΣD分别是器件源电极和漏电极的自能项,通过表面格林函数可以用迭代的方法求出。在求出格林函数后,器件中任一位置的电子和空穴密度可以分别用一下公式求得:
n ( r ) = ∫ E I + ∞ dE [ GΓ S G + f ( E - E FS ) + GΓ D G + f ( E - E FD ) ]
p ( r ) = ∫ - ∞ E I dE { GΓ S G + [ 1 - f ( E - E FS ) ] + GΓ D G + [ 1 - f ( E - E FD ) ] }
其中EI为GNR部分的费米能级,EFD(S)为漏(源)的费米能级。
将求出的载流子密度代入器件的三维泊松方程中自洽求解,器件的三维泊松方程用极坐标的形式表示为:
▿ 2 U ( r , z ) = - e ϵ ρ ( r , z )
其中U为静电势,ε为介电常数,ρ为净电荷分布。
栅极和石墨烯条带接触处的电势V由狄利克雷(Dirichlet)边界条件决定:eV=eVgCNT–Φg,其中Vg为栅压,ΦCNT和Φg分别为石墨烯条带和栅电极的功函数。在源漏接触区和其他没有电极接触的边界处采用Neumann边界条件,设定边界上的电势梯度的法向分量为零,以满足器件内部自建电场呈电中性的条件。
基于该模型沟道电流的表达式为:
I = 4 e h ∫ dET ( E ) [ f ( E - E FS ) - f ( E - E FD ) ]
其中T[E]=Trace[ΓGΓG+],为电子通过沟道的隧穿系数,EFD(S)为漏(源)的费米能级。
本发明中采用一种准静态的方法被用来估计GNRFET的高频特性,器件的跨导gm和栅电容Cg分别用以下公式计算:
g m = ∂ I d ∂ V g | V d C g = ∂ Q ch ∂ V g | V d
其中Id为电流,Vg为栅电压,Qch为碳纳米管沟道中的电荷总合。
GNRFET的截止频率计算公式则可以表示为:
f T = 1 2 π g m C g
1HALO掺杂的双材料异质栅结构的电流特性
通过与单材料栅结构在相同外部条件下的对比可以看出HALO掺杂的双材料异质栅结构在漏端电压提升的过程中,漏电流相比单材料栅结构有很明显的减小,说明本发明能较好的抑制DIBL效应,具有更好的栅控能力。由于采用了异质栅结构,且靠近漏端的材料功函数最小,使得在器件的沟道中出现了单材料栅结构原本不存在的电势能阶梯分布。从能带分布中可以看出随着漏压的增大,漏压的增加都集中在靠近漏区一侧,而源区一侧电势能受影响不大,漏区一侧的栅起到了相当于屏蔽栅的作用。所以随漏压变化,沟道靠源区一侧的势垒高度变化不大,因此本发明的结构能够减弱DIBL效应。
2HALO掺杂的双材料异质栅结构的高频特性
在仿真中HALO掺杂区的长度和总栅长保持一定的比例关系。双材料异质栅和HALO掺杂结构相比于无HALO掺杂或是单材料栅结构,都能够有效地提升截止频率,所得到的石墨烯场效应管截止频率都保持在太赫兹级别。但是栅长长度的增加会导致沟道变长,跨导增大,栅极的寄生电容也会增大。根据截止频率的计算公式
Figure BDA00002998623100055
可知,截止频率会出现一定程度的下降。在本发明中,双材料异质栅的结构在一定程度上弥补了这种缺陷。
3HALO掺杂的双材料异质栅结构的尺寸缩小特性
通过对不同尺寸GNRFET器件性能的计算,通过比较单质栅和本发明结构的开态电流、关态电流以及电流开关比的计算结果,可以看到随栅长增大,器件的关态电流减小,本发明器件结构的关态电流远小于单栅器件。相比于关态电流,开态电流相差不大,且栅长变化对开态电流影响不大。从开关电流比来看,本发明的电流开关比无论是对于单材料栅结构还是HALO掺杂结构都有很大程度上的提升,能满足一定程度的逻辑电路应用要求。这说明本发明在获得较大的驱动电流的同时,能够保持较低的泄漏电流。综合来看,本发明在开关电流比的表现上与通常的GNRFET结构相比有了很大的改善,能够满足一些逻辑电路应用的要求。由于较好的抑制了短沟道效应,在器件尺寸进一步缩小时也依旧能保持很好的性能。

Claims (2)

1.一种晕掺杂的双材料异质栅石墨烯条带场效应管,其特征在于: 
该场效应管整体为上下对称结构,从沟道中间向外上、下依次为石墨烯纳米条带(1)、覆盖石墨烯纳米条带(1)的绝缘层(2)、位于绝缘层(2)外的双栅(3),分为顶栅(31)和底栅(32),绝缘层(2)的长度与石墨烯纳米条带(1)相同;
在石墨烯纳米条带(1)的左右两端分别设有源极(4)、漏极(5),与源极(4)、漏极(5)相连的石墨烯纳米条带部分分别设有长度相同的源区(41)、漏区(51),源区(41)、漏区(51)均采用相同参数的N型重掺杂;石墨烯纳米条带(1)中间部分为沟道区(7),沟道区(7)在靠近源区(4)一侧,设有HALO掺杂区(6),采用P型重掺杂,剩余沟道部分不掺杂;
沿沟道方向看,双栅(3)位于石墨烯纳米条带(1)的中间位置和沟道区长度相同,HALO掺杂区(6)位于双栅(3)区域内。
2.根据权利要求1所述的晕掺杂的双材料异质栅石墨烯条带场效应管,其特征在于:所述双栅(3)分为顶栅(31)和底栅(32),均采用异质栅结构,由两种功函数不同的导电金属材料构成,靠近源区(41)一侧的导电金属材料功函数高于靠近漏区的导电金属材料;在沟道区(7)紧邻源区(4)的位置,加入HALO掺杂区(6),在该区域内使用与源漏区掺杂类型不同的P型重掺杂。
CN201310112320.1A 2013-04-01 2013-04-01 晕掺杂的双材料异质栅石墨烯条带场效应管 Expired - Fee Related CN103227204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310112320.1A CN103227204B (zh) 2013-04-01 2013-04-01 晕掺杂的双材料异质栅石墨烯条带场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310112320.1A CN103227204B (zh) 2013-04-01 2013-04-01 晕掺杂的双材料异质栅石墨烯条带场效应管

Publications (2)

Publication Number Publication Date
CN103227204A true CN103227204A (zh) 2013-07-31
CN103227204B CN103227204B (zh) 2015-07-08

Family

ID=48837575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310112320.1A Expired - Fee Related CN103227204B (zh) 2013-04-01 2013-04-01 晕掺杂的双材料异质栅石墨烯条带场效应管

Country Status (1)

Country Link
CN (1) CN103227204B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105577126A (zh) * 2015-12-15 2016-05-11 清华大学 石墨烯传输线作级间匹配的分布式放大器电路拓扑结构
CN108121836A (zh) * 2016-11-29 2018-06-05 鸿之微科技(上海)股份有限公司 具有局域轨道作用的非平衡态电子结构的计算方法及系统
CN109037321A (zh) * 2018-06-22 2018-12-18 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法
CN109427287A (zh) * 2017-08-29 2019-03-05 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198716A (ja) * 1983-04-25 1984-11-10 Seiko Epson Corp 半導体装置とその製造方法
US20100187588A1 (en) * 2009-01-29 2010-07-29 Kim Gil-Sub Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
US20120043198A1 (en) * 2010-08-18 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102823009A (zh) * 2010-03-04 2012-12-12 佛罗里达大学研究基金会公司 包括电渗透源极层的半导体设备及其制造方法
KR20130027231A (ko) * 2011-09-07 2013-03-15 그래핀스퀘어 주식회사 그래핀의 개질 방법, 및 상기를 이용한 소자
CN103000498A (zh) * 2011-09-16 2013-03-27 中国科学院微电子研究所 石墨烯纳米带的制造方法、mosfet及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198716A (ja) * 1983-04-25 1984-11-10 Seiko Epson Corp 半導体装置とその製造方法
US20100187588A1 (en) * 2009-01-29 2010-07-29 Kim Gil-Sub Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
CN102823009A (zh) * 2010-03-04 2012-12-12 佛罗里达大学研究基金会公司 包括电渗透源极层的半导体设备及其制造方法
US20120043198A1 (en) * 2010-08-18 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130027231A (ko) * 2011-09-07 2013-03-15 그래핀스퀘어 주식회사 그래핀의 개질 방법, 및 상기를 이용한 소자
CN103000498A (zh) * 2011-09-16 2013-03-27 中国科学院微电子研究所 石墨烯纳米带的制造方法、mosfet及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
闫帅军等: "石墨烯纳米条带的电子输运性质研究", 《固体电子学研究与进展》, vol. 33, no. 1, 28 February 2013 (2013-02-28), pages 11 - 16 *
魏德英等: "石墨烯的制备与应用研究进展", 《化工新型材料》, vol. 39, no. 6, 30 June 2011 (2011-06-30), pages 11 - 14 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105577126A (zh) * 2015-12-15 2016-05-11 清华大学 石墨烯传输线作级间匹配的分布式放大器电路拓扑结构
CN105577126B (zh) * 2015-12-15 2019-07-02 清华大学 石墨烯传输线作级间匹配的分布式放大器电路拓扑结构
CN108121836A (zh) * 2016-11-29 2018-06-05 鸿之微科技(上海)股份有限公司 具有局域轨道作用的非平衡态电子结构的计算方法及系统
CN108121836B (zh) * 2016-11-29 2020-12-29 鸿之微科技(上海)股份有限公司 具有局域轨道作用的非平衡态电子结构的计算方法及系统
CN109427287A (zh) * 2017-08-29 2019-03-05 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
US10997911B2 (en) 2017-08-29 2021-05-04 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel driving circuit, pixel structure and manufacturing method thereof
CN109037321A (zh) * 2018-06-22 2018-12-18 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法
CN109037321B (zh) * 2018-06-22 2021-06-01 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法

Also Published As

Publication number Publication date
CN103227204B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
Baruah et al. A dual-material gate junctionless transistor with high-$ k $ spacer for enhanced analog performance
Mohammad Tabatabaei et al. A first-principles study on the effect of biaxial strain on the ultimate performance of monolayer MoS2-based double gate field effect transistor
Liu et al. Tuning the Schottky rectification in graphene-hexagonal boron nitride-molybdenum disulfide heterostructure
CN103227204B (zh) 晕掺杂的双材料异质栅石墨烯条带场效应管
Driussi et al. Modeling, simulation and design of the vertical Graphene Base Transistor
Pathak et al. A graded channel dual-material gate junctionless mosfet for analog applications
Tamersit et al. Boosting the performance of a nanoscale graphene nanoribbon field-effect transistor using graded gate engineering
Kumari et al. Modeling and simulation of double gate junctionless transistor considering fringing field effects
Dubey et al. A charge plasma-based monolayer transition metal dichalcogenide tunnel FET
Eshkalak et al. A guideline for achieving the best electrical performance with strategy of halo in graphene nanoribbon field effect transistor
Zhou et al. Modulating tunneling width and energy window for high-on-current two-dimensional tunnel field-effect transistors
Marjani et al. A 3D analytical modeling of tri-gate tunneling field-effect transistors
Naderi et al. Electrically-activated source extension graphene nanoribbon field effect transistor: novel attributes and design considerations for suppressing short channel effects
Thoti et al. RF performance enhancement in multi-fin TFETs by scaling inter fin separation
Ranjan et al. Spacer engineered Trigate SOI TFET: An investigation towards harsh temperature environment applications
Anvarifard Modeling a double-halo-doping carbon nanotube FET in DC and AC operations
Kumar et al. Analysis and simulation of Schottky tunneling using Schottky barrier FET with 2-D analytical modeling
Singh et al. Performance projections for two-dimensional materials in radio-frequency applications
CN103077968A (zh) 一种非对称峰值轻掺杂漏结构的石墨烯纳米条带场效应管
CN103247688B (zh) 一种双材料栅线性掺杂的石墨烯场效应管
Garg et al. Analysis of nonlinear characteristics of a graphene based four-terminal ballistic rectifier using a drift-diffusion model
Karbalaei et al. A scheme for silicon on insulator field effect transistor with improved performance using graphene
Garg et al. Dual-gate junctionless FET on SOI for high frequency analog applications
CN103258858A (zh) 一种三材料异质栅结构的石墨烯纳米条带场效应管
Pradhan et al. Analysis of symmetric high-k spacer (SHS) trigate wavy FinFET: a novel device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20130731

Assignee: Jiangsu Nanyou IOT Technology Park Ltd.

Assignor: Nanjing Post & Telecommunication Univ.

Contract record no.: 2016320000211

Denomination of invention: Halo-doped bi-material heterogeneous gate graphene strip field effect transistor

Granted publication date: 20150708

License type: Common License

Record date: 20161114

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Jiangsu Nanyou IOT Technology Park Ltd.

Assignor: Nanjing Post & Telecommunication Univ.

Contract record no.: 2016320000211

Date of cancellation: 20180116

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708

Termination date: 20180401