JPS59181631A - 半導体装置の自動ハンドラ− - Google Patents
半導体装置の自動ハンドラ−Info
- Publication number
- JPS59181631A JPS59181631A JP58056017A JP5601783A JPS59181631A JP S59181631 A JPS59181631 A JP S59181631A JP 58056017 A JP58056017 A JP 58056017A JP 5601783 A JP5601783 A JP 5601783A JP S59181631 A JPS59181631 A JP S59181631A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor devices
- leads
- contact
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の自動ハンドラーに関し、特に、Ｌ
ＳＩやＩＣの特性試験を行なうために用いられるテスト
ハンドラーに係る。
ＳＩやＩＣの特性試験を行なうために用いられるテスト
ハンドラーに係る。
外囲器にパッケージされたＩＣ等の特性試験は、個々の
ＩＣを試験ヘッドにセットして行なわれる。
ＩＣを試験ヘッドにセットして行なわれる。
このため、特性試験の効率はセットされたＩＣの特性測
定に要する時間だけでなく、個々のＩＣを試験ヘッドに
セードするための時間によっても太く左右される。この
ため、ＩＣｉ試験ヘッドにセットする時間を短縮して試
験効率の向上を図るべく、従来はオ被レークが個々のＩ
Ｃを試験ヘッドにソケッティングしていた作業を自動ハ
ンドラー金片いて行なう方法が採用されて来ている。
定に要する時間だけでなく、個々のＩＣを試験ヘッドに
セードするための時間によっても太く左右される。この
ため、ＩＣｉ試験ヘッドにセットする時間を短縮して試
験効率の向上を図るべく、従来はオ被レークが個々のＩ
Ｃを試験ヘッドにソケッティングしていた作業を自動ハ
ンドラー金片いて行なう方法が採用されて来ている。
ところで、ＩＣ１個当りの測定に要する時間については
試験ヘッドに複数のＩＣｉ同時にセットし、これらの特
性を同時に測定することで短縮することができ、この方
法も現実に採用されている。しかしながら、テストハン
ドラーについては、複数個のＩＣを一単位として同時に
ハンドリングし、ＩＣ１個当りのハンドリング時間を短
縮することは行なわれていない。これは、次数岡のＩＣ
を同時ハンドリングすると、自動測定の場合に特に要求
される試験ヘッドでの確実なセツティングが極めて困難
となるからでめる。このため、従来のテストハンドラー
では個々のＩＣを１個づつハンドリングするものであっ
た。
試験ヘッドに複数のＩＣｉ同時にセットし、これらの特
性を同時に測定することで短縮することができ、この方
法も現実に採用されている。しかしながら、テストハン
ドラーについては、複数個のＩＣを一単位として同時に
ハンドリングし、ＩＣ１個当りのハンドリング時間を短
縮することは行なわれていない。これは、次数岡のＩＣ
を同時ハンドリングすると、自動測定の場合に特に要求
される試験ヘッドでの確実なセツティングが極めて困難
となるからでめる。このため、従来のテストハンドラー
では個々のＩＣを１個づつハンドリングするものであっ
た。
上述のように単体のＩＣｉ １個づつハンドリングする
従来のテストハンドラーでは、個々のＩＣについて測定
時間と同じ程度のハンドリング時間を要する。特に、第
１図のようなフラット・ぐッケージ型ＩＣ（以下ＦＰＩ
Ｃという）では、半導体チラノを封止した樹脂モールド
層ノの側壁から４方向にリード２・・・が延出した外形
を有しているため、ＤＩＰ型ＩＣに比較してハンｒゝラ
ーによる扱いが難かしく、ハンドリング時間が長くなら
さるを得ない。従って、テスターおよびハンドラーの処
理能力が低下し、設備台数および設置スペ下スの増大を
招く−という問題があった。
従来のテストハンドラーでは、個々のＩＣについて測定
時間と同じ程度のハンドリング時間を要する。特に、第
１図のようなフラット・ぐッケージ型ＩＣ（以下ＦＰＩ
Ｃという）では、半導体チラノを封止した樹脂モールド
層ノの側壁から４方向にリード２・・・が延出した外形
を有しているため、ＤＩＰ型ＩＣに比較してハンｒゝラ
ーによる扱いが難かしく、ハンドリング時間が長くなら
さるを得ない。従って、テスターおよびハンドラーの処
理能力が低下し、設備台数および設置スペ下スの増大を
招く−という問題があった。
また、従来のテストハンドラーでは単体のＩＣを１個づ
つ確実に搬送するだめの機構が複雑であるため、設備が
コスト高になるという問題があった。
つ確実に搬送するだめの機構が複雑であるため、設備が
コスト高になるという問題があった。
そこで、第２図に示すような形態で複数のＦＰＩＣを１
単位として扱うことにより、ＦＰＩＣ１個当りのハンド
リング時間を短縮できるテストハンドラーが検討されて
いる。第２図において、４個のＦＰＩＣは夫々樹脂モー
ルド層ｌ内に一部封入された吊シピン３によってフレム
４に連結されている。このような形態は、吊シビン３金
具備したリードフレームを用い、通常の樹脂封止型半導
体装置の製造方法に従ってグイボンディング、ワイヤボ
ンディングおよび樹脂封止全行なった後、吊ｐピン３以
外のリード２・・・たけをリードフレームの外枠から切
断することにより得られる。即ち、第２図の形態におけ
るフレーム４はリードフレームの外枠をそのまま用いる
ことができる。なお、５は位置決め用の透孔である。
単位として扱うことにより、ＦＰＩＣ１個当りのハンド
リング時間を短縮できるテストハンドラーが検討されて
いる。第２図において、４個のＦＰＩＣは夫々樹脂モー
ルド層ｌ内に一部封入された吊シピン３によってフレム
４に連結されている。このような形態は、吊シビン３金
具備したリードフレームを用い、通常の樹脂封止型半導
体装置の製造方法に従ってグイボンディング、ワイヤボ
ンディングおよび樹脂封止全行なった後、吊ｐピン３以
外のリード２・・・たけをリードフレームの外枠から切
断することにより得られる。即ち、第２図の形態におけ
るフレーム４はリードフレームの外枠をそのまま用いる
ことができる。なお、５は位置決め用の透孔である。
ところで、上記第２図のような形態により複数個のＦＰ
ＩＣをテストハンドラーで同時に試験ヘッドにセットし
ようとすると、既述のように絽てのＦＰＩＣを確実にセ
ットすることが困難となる。
ＩＣをテストハンドラーで同時に試験ヘッドにセットし
ようとすると、既述のように絽てのＦＰＩＣを確実にセ
ットすることが困難となる。
特に、樹脂モールド後のフレーム４は変形を生じている
ため、個々のＦＰＩＣの夫々を総て確実にセットするの
が極めて困難となる。
ため、個々のＦＰＩＣの夫々を総て確実にセットするの
が極めて困難となる。
本発明は上記事情に鑑みてなされたもので、半導体装置
の電気特性試験を行なう際に、フレームに連結さ１１．
た複数の半導体装置を一単位とし、これらを同時かつ確
実に試験へ、１゛にセットすることができるテストハン
ドラーを提供するものである。
の電気特性試験を行なう際に、フレームに連結さ１１．
た複数の半導体装置を一単位とし、これらを同時かつ確
実に試験へ、１゛にセットすることができるテストハン
ドラーを提供するものである。
本発明による半導体装置の自動ハンドラーは、吊りビン
を介して外囲器が同一のフレームに連結支持された複数
の半導体装置を同時に試験ヘッドにセットするだめの自
動ハンドラーであって、前記フレームの対向側縁を支持
する昇降可能なガイドレールと、該ガイドレールに沿っ
て前記フレームを搬送することによりフレームに連結さ
れた複数の半導体装置を同時に試験ヘッドのコンタクト
ボード上に送給するフィーダーと、該コンタクトボード
上で昇降用能に設けられ、前記フレームに連結された状
態で送給されて来た複数の半導体装置の外囲器から延出
している前記吊υビン以外のリードを押圧する絶縁性の
押圧ブロックとを具備し、前記複数の半導体装置が前記
コンタクトボード上に送給゛されて米たときに前記フレ
ームを支持しているガイドレール全下降させると共に、
前記抑圧グロックを下降させてとｈら複数の半導体装置
のリードを押圧することにより、個々の半導体装置の総
てのリードの夫々を前記コンタクトボードに設けられた
対応する接触子に接触させるようにしたことを特徴とす
るものである。
を介して外囲器が同一のフレームに連結支持された複数
の半導体装置を同時に試験ヘッドにセットするだめの自
動ハンドラーであって、前記フレームの対向側縁を支持
する昇降可能なガイドレールと、該ガイドレールに沿っ
て前記フレームを搬送することによりフレームに連結さ
れた複数の半導体装置を同時に試験ヘッドのコンタクト
ボード上に送給するフィーダーと、該コンタクトボード
上で昇降用能に設けられ、前記フレームに連結された状
態で送給されて来た複数の半導体装置の外囲器から延出
している前記吊υビン以外のリードを押圧する絶縁性の
押圧ブロックとを具備し、前記複数の半導体装置が前記
コンタクトボード上に送給゛されて米たときに前記フレ
ームを支持しているガイドレール全下降させると共に、
前記抑圧グロックを下降させてとｈら複数の半導体装置
のリードを押圧することにより、個々の半導体装置の総
てのリードの夫々を前記コンタクトボードに設けられた
対応する接触子に接触させるようにしたことを特徴とす
るものである。
上記本発明のテストハンドラーによれば、纂２図のよう
な形態で複数の半導体装置を同時にハンドリングし、複
数の半導体装置を同時かつ確実に試験ヘッドにセットす
ることができる。
な形態で複数の半導体装置を同時にハンドリングし、複
数の半導体装置を同時かつ確実に試験ヘッドにセットす
ることができる。
従って、半導体装置１個当りの・・ンドリング時間を顕
著に短縮し試験効率を向上できる・なお、本発明のテス
トハンドラーは複数の半導体装置が吊りビンを介してフ
レームに連結された第２図同様の形態であればＤＩＰ等
、ＦＰＩＣ以外の半導体装置にも適用できるものである
。
著に短縮し試験効率を向上できる・なお、本発明のテス
トハンドラーは複数の半導体装置が吊りビンを介してフ
レームに連結された第２図同様の形態であればＤＩＰ等
、ＦＰＩＣ以外の半導体装置にも適用できるものである
。
以下、第２図の°形態を有するＦＰＩＣのテストハンド
ラーとして構成された本発明の一実施例を説明する。
ラーとして構成された本発明の一実施例を説明する。
第３図は本発明の一実施例になるテストハンドラーを示
す説明図である。同図において、１１．１１’は平行に
配設されたガイドレールである。該ガイドレール１１
、 ｌ ｌ’の内側には案内溝が形成されておシ、第２
図の形態のＦＰＩＣ（は図示のようにフレーム４０両端
を案内溝に挿入してガイドレール１１ 、 ｌ １’に
支持される。
す説明図である。同図において、１１．１１’は平行に
配設されたガイドレールである。該ガイドレール１１
、 ｌ ｌ’の内側には案内溝が形成されておシ、第２
図の形態のＦＰＩＣ（は図示のようにフレーム４０両端
を案内溝に挿入してガイドレール１１ 、 ｌ １’に
支持される。
そして、図示しない周知の送シ爪によるフィーダ機構に
よ弘第２図あ形態のＦＰＩＣは試験ヘッドのコンタクト
ｙｌ？−ド３ｏ上に搬送されて来る。
よ弘第２図あ形態のＦＰＩＣは試験ヘッドのコンタクト
ｙｌ？−ド３ｏ上に搬送されて来る。
コンタク） ｒｋｅ−ド３ｏの上方には押圧ブロック１
２が設置されている。該押圧ブロックノ２および前記ガ
イドレール１１ 、１１’は、図示しない駆動源により
図中矢印で示すように下降できるようになっている。ま
た、抑圧ブロック１２の下面には、下降した際にＦＰＩ
Ｃの樹脂モールド層１を収容するキャビティー１３が形
成されている。その結果、押圧ブロック１２ｔｒｉ下降
したときにＦＰＩＣのリード２・・・を押圧するよ゛う
になっている。更に、キャビティー１３の側壁は末広が
９にテーパして形成されている。第４図はこの抑圧ブロ
ック１２を下方から見た胴視図である。図示のように、
ＦＰＩＣのリード２・・・を押圧する凸部１４の四隅に
は切欠部１５が形成されている。このため、第５図に示
すように抑圧ブロック１２による押圧領域（４）は吊り
ビン３を含まず、吊りビン３は抑圧ブロック１２が下降
しても押圧されないようになっている。
２が設置されている。該押圧ブロックノ２および前記ガ
イドレール１１ 、１１’は、図示しない駆動源により
図中矢印で示すように下降できるようになっている。ま
た、抑圧ブロック１２の下面には、下降した際にＦＰＩ
Ｃの樹脂モールド層１を収容するキャビティー１３が形
成されている。その結果、押圧ブロック１２ｔｒｉ下降
したときにＦＰＩＣのリード２・・・を押圧するよ゛う
になっている。更に、キャビティー１３の側壁は末広が
９にテーパして形成されている。第４図はこの抑圧ブロ
ック１２を下方から見た胴視図である。図示のように、
ＦＰＩＣのリード２・・・を押圧する凸部１４の四隅に
は切欠部１５が形成されている。このため、第５図に示
すように抑圧ブロック１２による押圧領域（４）は吊り
ビン３を含まず、吊りビン３は抑圧ブロック１２が下降
しても押圧されないようになっている。
なお、コンタクトボード３０は本発明の範囲外であるが
、コンタクトボード３θにｒＪ、ＦＰＩＣのリード２・
・に対応して多数のバネビン３１が植設されている。該
バネピンはＦＰＩＣのリード２・・に対する接触子であ
り、リード３２・・・を介して測定ヘッドのテスターに
接続されている。・ぐネビン３１の代りに、接触子とし
てソケットヲ用いることも可能である。３３はフレーム
４に穿設された位置決め孔５に貫挿されるように立設し
た位置決めビンである。
、コンタクトボード３θにｒＪ、ＦＰＩＣのリード２・
・に対応して多数のバネビン３１が植設されている。該
バネピンはＦＰＩＣのリード２・・に対する接触子であ
り、リード３２・・・を介して測定ヘッドのテスターに
接続されている。・ぐネビン３１の代りに、接触子とし
てソケットヲ用いることも可能である。３３はフレーム
４に穿設された位置決め孔５に貫挿されるように立設し
た位置決めビンである。
次に、上記実施例になるテストノ・ンドラーの作用を説
明する。
明する。
まず、第６図（Ａ）に示すように送り爪１６によシ、第
２図の形態のＦＰＩＣがガイドレール１ノ。
２図の形態のＦＰＩＣがガイドレール１ノ。
１１′に沿ってコンタクトボード３０の上に搬送されて
来る。送り爪１６（ま回動ジヨイント１７を介ルて送り
爪連動竿１８に連結されており、図示しない駆動源によ
り図中矢印で示すように送り爪連動竿１８の長手方向と
直交する面内で回動するようになっている。また、送９
爪連動竿１８はＦＰＩＣの送シ方向に沿って配設され、
図示しない駆動源により図中矢印で示す如くその送り方
向に往復動するようになっている。そして、送り爪１６
はその回動によってフレーム４の後端部を係止し、連動
竿１７の移動によってフレーム４ごとＦＰＩＣを搬送す
る。こうして、第２図のＦＰＩＣは第６図（〜の位置に
送給されるが、このときの送り方向のクリアランスは送
シ爪１６によシ０．０５〜０．２園以内に抑えられ、ま
た幅方向のクリアランスはガイドレールｉｌ。
来る。送り爪１６（ま回動ジヨイント１７を介ルて送り
爪連動竿１８に連結されており、図示しない駆動源によ
り図中矢印で示すように送り爪連動竿１８の長手方向と
直交する面内で回動するようになっている。また、送９
爪連動竿１８はＦＰＩＣの送シ方向に沿って配設され、
図示しない駆動源により図中矢印で示す如くその送り方
向に往復動するようになっている。そして、送り爪１６
はその回動によってフレーム４の後端部を係止し、連動
竿１７の移動によってフレーム４ごとＦＰＩＣを搬送す
る。こうして、第２図のＦＰＩＣは第６図（〜の位置に
送給されるが、このときの送り方向のクリアランスは送
シ爪１６によシ０．０５〜０．２園以内に抑えられ、ま
た幅方向のクリアランスはガイドレールｉｌ。
１１′により０，１〜０．２咽以内に規制されるから、
大筋において充分な精度でコンタクトン２−ド３０上に
位置決めされる。
大筋において充分な精度でコンタクトン２−ド３０上に
位置決めされる。
次いで、抑圧ブロック１２が下降し、第６図（Ｂ）およ
び第７図（Ａ）に示すように、そのキャビティ１３内に
ＦＰＩＣの樹脂モールド層１を収容すると共にリード２
・・・に接触する。このとき、樹脂モールド層１の稜線
はキャビティ１３のチー・やした側壁に沿って収容され
るから、位置が４ｉ正されることになる。
び第７図（Ａ）に示すように、そのキャビティ１３内に
ＦＰＩＣの樹脂モールド層１を収容すると共にリード２
・・・に接触する。このとき、樹脂モールド層１の稜線
はキャビティ１３のチー・やした側壁に沿って収容され
るから、位置が４ｉ正されることになる。
続いて、ガイドレール１１ 、１１’が押圧プロロック
１２と連動して下降し、第７図（Ｂ）に示すように各Ｆ
ＰＩＣのリード２・・・をコンタクトボード３０に植設
されたバネピン３１に接触させ、更に個々のＦＰＩＣ毎
にリード２・・・を押圧することによ＃）総てのリード
２・・・を確実にノダネビン３ノに接触させる。このと
き、コンタクトボード３０に立設された位置決めピン３
３がフレーム４の位置決め孔５に貫挿され、各ＦＰＩＣ
の正確な位置決めが担保される。また、抑圧ブロック１
２は吊りピン３を押圧せず、リード２・・・だけを押圧
するから、夫々のＦＰＩＣがフレームを介して相互に干
渉することが回避され、従って４個のＦＰＩＣの夫々に
ついてそのリード２・・・の確実な接触を得ることがで
きる。
１２と連動して下降し、第７図（Ｂ）に示すように各Ｆ
ＰＩＣのリード２・・・をコンタクトボード３０に植設
されたバネピン３１に接触させ、更に個々のＦＰＩＣ毎
にリード２・・・を押圧することによ＃）総てのリード
２・・・を確実にノダネビン３ノに接触させる。このと
き、コンタクトボード３０に立設された位置決めピン３
３がフレーム４の位置決め孔５に貫挿され、各ＦＰＩＣ
の正確な位置決めが担保される。また、抑圧ブロック１
２は吊りピン３を押圧せず、リード２・・・だけを押圧
するから、夫々のＦＰＩＣがフレームを介して相互に干
渉することが回避され、従って４個のＦＰＩＣの夫々に
ついてそのリード２・・・の確実な接触を得ることがで
きる。
上述のように、この実施例のテストハンドラーによって
第２図の形態で４個のＦＰＩＣｆｆｉ同時にハンドリン
グし、かつ確実にＫＭヘッドにセットすることが可能と
なった。従って、ＦＰＩＣ１個当りのハンドリング時間
を短縮できると共に、４個のＦＰＩＣを同時に測定でき
るから１個当りの測定時間をも短縮でき、試験効率を顕
著に向上することができる。
第２図の形態で４個のＦＰＩＣｆｆｉ同時にハンドリン
グし、かつ確実にＫＭヘッドにセットすることが可能と
なった。従って、ＦＰＩＣ１個当りのハンドリング時間
を短縮できると共に、４個のＦＰＩＣを同時に測定でき
るから１個当りの測定時間をも短縮でき、試験効率を顕
著に向上することができる。
因みに、従来のテストハンドラーによシ第１図のＦＰＩ
Ｃを１個づつハンドリングし、１個づつ測定する場合に
は、ＦＰＩＣ１個毎にハンドリング時間として１秒、測
定時間として１０秒を要し、従って、１個当りの試験時
間として１１秒心安であった。これに対して上記実施例
のテストハンドラーによれば、第２図の形態の４個のＦ
ＰＩＣをセットするためのハンドリング時間は２秒であ
り、４個同時に測定するのに要する時間は１０秒であっ
た。従って、１２秒で４個のＦＰＩＣの特性試験を行な
うことができ、１個当りの試験時間１はわずか３秒にす
ぎない。
Ｃを１個づつハンドリングし、１個づつ測定する場合に
は、ＦＰＩＣ１個毎にハンドリング時間として１秒、測
定時間として１０秒を要し、従って、１個当りの試験時
間として１１秒心安であった。これに対して上記実施例
のテストハンドラーによれば、第２図の形態の４個のＦ
ＰＩＣをセットするためのハンドリング時間は２秒であ
り、４個同時に測定するのに要する時間は１０秒であっ
た。従って、１２秒で４個のＦＰＩＣの特性試験を行な
うことができ、１個当りの試験時間１はわずか３秒にす
ぎない。
なお、フレーム単位のＦＰＩＣの数ｆ：増大すれば更に
１個当りの試験時間を短縮できることは言うまでもない
。例えば５個の場合には、１個当りの試験時間は２．４
秒となシ、従来のテストノ・ンドラーによる場合の１７
４．５に短縮される。
１個当りの試験時間を短縮できることは言うまでもない
。例えば５個の場合には、１個当りの試験時間は２．４
秒となシ、従来のテストノ・ンドラーによる場合の１７
４．５に短縮される。
以上詳述したように、本発明によればフレームに連結さ
れた複数個の半導体装置を同時にノ・ノドリングし、か
つ確実に試験ヘッドにセットすることができ、もって半
導体装置の電気特性試験における試験効率の大幅な向上
金用能とする半導体装置の自動ハンドラーを提供できる
ものである。
れた複数個の半導体装置を同時にノ・ノドリングし、か
つ確実に試験ヘッドにセットすることができ、もって半
導体装置の電気特性試験における試験効率の大幅な向上
金用能とする半導体装置の自動ハンドラーを提供できる
ものである。
第１図はＦＰＩＣの単体を示す斜視図、第２図は本発明
のハンドラーによるノ・ノドリンク対象となるＦＰＩＣ
の形態を示す平面図、第３図は本発明の一実施例になる
テストノ・ンドラーを示す説明図、第４図は第３図実施
例における抑圧ブロックの斜視図であり、第５図はその
抑圧領域を示す平面図、第６図（Ａ） （Ｂ）および第
７図（Ａ） （Ｂ）は第３図の実施例になるテストハン
ドラーの作用を示す説明図である。 １１ 、 ｌ １’・・・ガイドレール、１２・・押圧
ブロック、１３・・・キャビティ、１４・・・凸部、１
５・・・切欠部１，１６・・・送シ爪、１７・・・回動
ノヨイント、１８・・・送り爪連動竿、３０・・・コン
タクトボード−ド、３１・・・バネピン、１・・・樹脂
モールド層、２・・・リード、３・・・吊りピン、４・
・・フレーム、５・・・位置決め孔。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図 第 第６図 （Ａ） ６図
のハンドラーによるノ・ノドリンク対象となるＦＰＩＣ
の形態を示す平面図、第３図は本発明の一実施例になる
テストノ・ンドラーを示す説明図、第４図は第３図実施
例における抑圧ブロックの斜視図であり、第５図はその
抑圧領域を示す平面図、第６図（Ａ） （Ｂ）および第
７図（Ａ） （Ｂ）は第３図の実施例になるテストハン
ドラーの作用を示す説明図である。 １１ 、 ｌ １’・・・ガイドレール、１２・・押圧
ブロック、１３・・・キャビティ、１４・・・凸部、１
５・・・切欠部１，１６・・・送シ爪、１７・・・回動
ノヨイント、１８・・・送り爪連動竿、３０・・・コン
タクトボード−ド、３１・・・バネピン、１・・・樹脂
モールド層、２・・・リード、３・・・吊りピン、４・
・・フレーム、５・・・位置決め孔。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図 第 第６図 （Ａ） ６図
Claims (1)
- 吊りビ／を介して外囲器が同一のフレームに連結支持さ
れた複数の半導体装置を同時に試験ヘッドにセットする
ための自動ハンドラーであって、前記フレームの対向側
縁を支持する昇降可能なガイドレールと、該ガイドレー
ルに沿って前記フレームを搬送することによりフレーム
に連結された複数の半導体装置を同時に試験ヘッドのコ
ンタク）＆−ド上に送給するフィーダーと、該コンタク
）＆−ド上で昇降可能に設けられ、前記フレームに連結
された状態で送給されて来た複数の半導体装置の外囲器
から延出している前記吊りピン以外のリードを押圧する
絶縁性の押圧ブロックとを具備し、前記複数の半導体装
置が前記コンタクトボード上に送給されてきたときに前
記フレームを支持しているガイドレールを下降させると
共にい前記抑圧ブロックを下降させてこれら複数の半導
体装置のリードを押圧することによシ、個々の半導体装
置の総てのリードの夫々を前記コンタクトボードに設け
られた対応する接触子に接触させるようにしたことを特
徴とする半導体装置の自動ハンドラー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056017A JPS59181631A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の自動ハンドラ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056017A JPS59181631A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の自動ハンドラ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181631A true JPS59181631A (ja) | 1984-10-16 |
| JPH0514426B2 JPH0514426B2 (ja) | 1993-02-25 |
Family
ID=13015288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056017A Granted JPS59181631A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の自動ハンドラ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181631A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169774A (ja) * | 1985-01-22 | 1986-07-31 | Hitachi Electronics Eng Co Ltd | Ｉｃ測定ソケツトの支承構造 |
| JPS63101777A (ja) * | 1986-10-20 | 1988-05-06 | Matsushita Electronics Corp | 半導体素子の測定装置 |
| JP2010190737A (ja) * | 2009-02-18 | 2010-09-02 | Seiko Instruments Inc | 半導体検査装置 |
| JP2013219354A (ja) * | 2012-04-02 | 2013-10-24 | Samsung Electronics Co Ltd | 基板製造装置及び基板製造方法 |
| CN105004888A (zh) * | 2014-11-10 | 2015-10-28 | 成都振芯科技股份有限公司 | 一种可调集成电路测试治具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555700A (en) * | 1978-06-29 | 1980-01-16 | Medholding Oy | Womb inside contraceptive appliance and its preparation |
| JPS5764947A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Inspecting apparatus for electric characteristics of electronic parts |
| JPS5966141A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | ハンドラ |
-
1983
- 1983-03-31 JP JP58056017A patent/JPS59181631A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555700A (en) * | 1978-06-29 | 1980-01-16 | Medholding Oy | Womb inside contraceptive appliance and its preparation |
| JPS5764947A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Inspecting apparatus for electric characteristics of electronic parts |
| JPS5966141A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | ハンドラ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169774A (ja) * | 1985-01-22 | 1986-07-31 | Hitachi Electronics Eng Co Ltd | Ｉｃ測定ソケツトの支承構造 |
| JPS63101777A (ja) * | 1986-10-20 | 1988-05-06 | Matsushita Electronics Corp | 半導体素子の測定装置 |
| JP2010190737A (ja) * | 2009-02-18 | 2010-09-02 | Seiko Instruments Inc | 半導体検査装置 |
| JP2013219354A (ja) * | 2012-04-02 | 2013-10-24 | Samsung Electronics Co Ltd | 基板製造装置及び基板製造方法 |
| US9995787B2 (en) | 2012-04-02 | 2018-06-12 | Samsung Electronics Co., Ltd. | Apparatus and method for manufacturing substrates |
| US10823779B2 (en) | 2012-04-02 | 2020-11-03 | Samsung Electronics Co., Ltd. | Apparatus and method for manufacturing substrates |
| CN105004888A (zh) * | 2014-11-10 | 2015-10-28 | 成都振芯科技股份有限公司 | 一种可调集成电路测试治具 |
| CN105004888B (zh) * | 2014-11-10 | 2017-11-24 | 成都振芯科技股份有限公司 | 一种可调集成电路测试治具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514426B2 (ja) | 1993-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900459B2 (en) | Apparatus for automatically positioning electronic dice within component packages | |
| US5739054A (en) | Process for forming an encapsulated electronic component having an integral resin projection | |
| JPH0498167A (ja) | Ｉｃ検査装置 | |
| JPS59181631A (ja) | 半導体装置の自動ハンドラ− | |
| CN111112149A (zh) | 一种芯片自动测试机 | |
| KR20010098361A (ko) | 테스트 핸들러 | |
| US6720786B2 (en) | Lead formation, assembly strip test, and singulation system | |
| GB2285139A (en) | Testing electronic devices | |
| JPH04312952A (ja) | 半導体装置の製造方法及び製造装置 | |
| CN217491728U (zh) | 封装产品检测治具和设备 | |
| JPH056348B2 (ja) | ||
| US6521468B1 (en) | Lead formation, assembly strip test and singulation method | |
| JPS6166972A (ja) | 半導体装置のバ−ンイン用基板への插入装置 | |
| JPH10160797A (ja) | Ｉｃハンドラにおける被試験ｉｃのソケットへの位置決め挿入装置 | |
| CN216250640U (zh) | 多型号通用封装产品测试座 | |
| US6791110B2 (en) | Semiconductor-package measuring method, measuring socket, and semiconductor package | |
| JP2634286B2 (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
| JPH02210274A (ja) | 集積回路装置テスタ用ハンドラ及びそのハンドリング方法 | |
| JPH10160790A (ja) | 半導体試験装置及びテスト方法 | |
| JP2557872Y2 (ja) | 半導体素子のリード切断・テーピング装置 | |
| JPH03104137A (ja) | Ｉｃの測定方法 | |
| JPH01233376A (ja) | Ｉｃのハンドリング装置 | |
| JP2545307Y2 (ja) | 特性検査装置 | |
| JPH0413668Y2 (ja) | ||
| JPH08306830A (ja) | 特性選別装置のｉｃパッケージ位置決め方法及びその構造 |