JPH0514426B2 - - Google Patents
Info
- Publication number
- JPH0514426B2 JPH0514426B2 JP58056017A JP5601783A JPH0514426B2 JP H0514426 B2 JPH0514426 B2 JP H0514426B2 JP 58056017 A JP58056017 A JP 58056017A JP 5601783 A JP5601783 A JP 5601783A JP H0514426 B2 JPH0514426 B2 JP H0514426B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor devices
- test
- fpic
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000003825 pressing Methods 0.000 claims description 19
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 210000000078 claw Anatomy 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- YDLQKLWVKKFPII-UHFFFAOYSA-N timiperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCC(N2C(NC3=CC=CC=C32)=S)CC1 YDLQKLWVKKFPII-UHFFFAOYSA-N 0.000 description 1
- 229950000809 timiperone Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の自動ハンドラーに関し、
特に、LSIやICの特性試験を行なうために用いら
れるテストハンドラーに係る。
特に、LSIやICの特性試験を行なうために用いら
れるテストハンドラーに係る。
外囲器にパツケージされたIC等の特性試験は、
個々のICを試験ヘツドにセツトして行なわれる。
このため、特性試験の効率はセツトされたICの
特性測定に要する時間だけでなく、個々のICを
試験ヘツドにセツトするための時間によつても大
く左右される。このため、ICを試験ヘツドにセ
ツトする時間を短縮して試験効率の向上を図るべ
く、従来はオペレータが個々のICを試験ヘツド
にソケツテイングしていた作業を自動ハンドラー
を用いて行なう方法が採用されて来ている。
個々のICを試験ヘツドにセツトして行なわれる。
このため、特性試験の効率はセツトされたICの
特性測定に要する時間だけでなく、個々のICを
試験ヘツドにセツトするための時間によつても大
く左右される。このため、ICを試験ヘツドにセ
ツトする時間を短縮して試験効率の向上を図るべ
く、従来はオペレータが個々のICを試験ヘツド
にソケツテイングしていた作業を自動ハンドラー
を用いて行なう方法が採用されて来ている。
ところで、IC1個当りの測定に要する時間につ
いては試験ヘツドに複数のICを同時にセツトし、
これらの特性を同時に測定することで短縮するこ
とができ、この方法も現実に採用されている。し
かしながら、テストハンドラーについては、複数
個のICを一単位として同時にハンドリングし、
IC1個当りのハンドリング時間を短縮することは
行なわれていない。これは、複数個のICを同時
ハンドリングすると、自動測定の場合に特に要求
される試験ヘツドでの確実なセツテイングが極め
て困難となるからである。このため、従来のテス
トハンドラーでは個々のICを１個づつハンドリ
ングするものであつた。
いては試験ヘツドに複数のICを同時にセツトし、
これらの特性を同時に測定することで短縮するこ
とができ、この方法も現実に採用されている。し
かしながら、テストハンドラーについては、複数
個のICを一単位として同時にハンドリングし、
IC1個当りのハンドリング時間を短縮することは
行なわれていない。これは、複数個のICを同時
ハンドリングすると、自動測定の場合に特に要求
される試験ヘツドでの確実なセツテイングが極め
て困難となるからである。このため、従来のテス
トハンドラーでは個々のICを１個づつハンドリ
ングするものであつた。
上述のように単体のICを１個づつハンドリン
グする従来のテストハンドラーでは、個々のIC
について測定時間と同じ程度のハンドリング時間
を要する。特に、第１図のようなフラツトパツケ
ージ型IC（以下FPICという）では、半導体チツプ
を封止した樹脂モールド層１の側壁から４方向に
リード２…が延出した外形を有しているため、
DIP型ICに比較してハンドラーによる扱いが難か
しく、ハンドリング時間が長くならざるを得な
い。従つて、テスターおよびハンドラーの処理能
力が低下し、設備台数および設置スペースの増大
を招くという問題があつた。また、従来のテスト
ハンドラーでは単体のICを１個づつ確実に搬送
するための機構が複雑であるため、設備がコスト
高になるという問題があつた。
グする従来のテストハンドラーでは、個々のIC
について測定時間と同じ程度のハンドリング時間
を要する。特に、第１図のようなフラツトパツケ
ージ型IC（以下FPICという）では、半導体チツプ
を封止した樹脂モールド層１の側壁から４方向に
リード２…が延出した外形を有しているため、
DIP型ICに比較してハンドラーによる扱いが難か
しく、ハンドリング時間が長くならざるを得な
い。従つて、テスターおよびハンドラーの処理能
力が低下し、設備台数および設置スペースの増大
を招くという問題があつた。また、従来のテスト
ハンドラーでは単体のICを１個づつ確実に搬送
するための機構が複雑であるため、設備がコスト
高になるという問題があつた。
そこで、第２図に示すような形態で複数の
FPICを１単位として扱うことにより、FPIC1個
当りのハンドリング時間を短縮できるテストハン
ドラーが検討されている。第２図において、４個
のFPICは夫々樹脂モールド層１内に一部封入さ
れた吊りピン３によつてフレム４に連結されてい
る。このような形態は、吊りピン３を具備したリ
ードフレームを用い、通常の樹脂封止型半導体装
置の製造方法に従つてダイボンデイング、ワイヤ
ボンデイングおよび樹脂封止を行なつた後、吊り
ピン３以外のリード２…だけをリードフレームの
外枠から切断することにより得られる。即ち、第
２図の形態におけるフレーム４はリードフレーム
の外枠をそのまま用いることができる。なお、５
は位置決め用の透孔である。
FPICを１単位として扱うことにより、FPIC1個
当りのハンドリング時間を短縮できるテストハン
ドラーが検討されている。第２図において、４個
のFPICは夫々樹脂モールド層１内に一部封入さ
れた吊りピン３によつてフレム４に連結されてい
る。このような形態は、吊りピン３を具備したリ
ードフレームを用い、通常の樹脂封止型半導体装
置の製造方法に従つてダイボンデイング、ワイヤ
ボンデイングおよび樹脂封止を行なつた後、吊り
ピン３以外のリード２…だけをリードフレームの
外枠から切断することにより得られる。即ち、第
２図の形態におけるフレーム４はリードフレーム
の外枠をそのまま用いることができる。なお、５
は位置決め用の透孔である。
ところで、上記第２図のような形態により複数
個のFPICをテストハンドラーで同時に試験ヘツ
ドにセツトしようとすると、既述のように総ての
FPICを確実にセツトすることが困難となる。特
に、樹脂モールド後のフレーム４は変形を生じて
いるため、個々のFPICの夫々を総て確実にセツ
トするのが極めて困難となる。
個のFPICをテストハンドラーで同時に試験ヘツ
ドにセツトしようとすると、既述のように総ての
FPICを確実にセツトすることが困難となる。特
に、樹脂モールド後のフレーム４は変形を生じて
いるため、個々のFPICの夫々を総て確実にセツ
トするのが極めて困難となる。
本発明は上記事情に鑑みてなされたもので、半
導体装置の電気特性試験を行なう際に、フレーム
に連結された複数の半導体装置を一単位とし、こ
れらを同時かつ確実に試験ヘツドにセツトするこ
とができるテストハンドラーを提供するものであ
る。
導体装置の電気特性試験を行なう際に、フレーム
に連結された複数の半導体装置を一単位とし、こ
れらを同時かつ確実に試験ヘツドにセツトするこ
とができるテストハンドラーを提供するものであ
る。
本発明による半導体装置の自動ハンドラーは、
吊りピンを介して外囲器が同一のフレームに連結
支持された複数の半導体装置を同時に試験ヘツド
にセツトするための自動ハンドラーであつて、前
記フレームの対向側縁を支持する昇降可能なガイ
ドレールと、該ガイドレールに沿つて前記フレー
ムを搬送することによりフレームに連結された複
数の半導体装置を同時に試験ヘツドのコンタクト
ボード上に送給するフイーダーと、該コンタクト
ボード上で昇降可能に設けられ、前記フレームに
連結された状態で送給されて来た複数の半導体装
置の外囲器から延出している前記吊りピン以外の
リードを押圧する絶縁性の押圧ブロツクとを具備
し、前記複数の半導体装置が前記コンタクトボー
ド上に送給されて来たときに前記フレームを支持
しているガイドレールを下降させると共に、前記
押圧ブロツクを下降させてこれら複数の半導体装
置のリードを押圧することにより、個々の半導体
装置の総てのリードの夫々を前記コンタクトボー
ドに設けられた対応する接触子に接触させるよう
にしたことを特徴とするものである。
吊りピンを介して外囲器が同一のフレームに連結
支持された複数の半導体装置を同時に試験ヘツド
にセツトするための自動ハンドラーであつて、前
記フレームの対向側縁を支持する昇降可能なガイ
ドレールと、該ガイドレールに沿つて前記フレー
ムを搬送することによりフレームに連結された複
数の半導体装置を同時に試験ヘツドのコンタクト
ボード上に送給するフイーダーと、該コンタクト
ボード上で昇降可能に設けられ、前記フレームに
連結された状態で送給されて来た複数の半導体装
置の外囲器から延出している前記吊りピン以外の
リードを押圧する絶縁性の押圧ブロツクとを具備
し、前記複数の半導体装置が前記コンタクトボー
ド上に送給されて来たときに前記フレームを支持
しているガイドレールを下降させると共に、前記
押圧ブロツクを下降させてこれら複数の半導体装
置のリードを押圧することにより、個々の半導体
装置の総てのリードの夫々を前記コンタクトボー
ドに設けられた対応する接触子に接触させるよう
にしたことを特徴とするものである。
上記本発明のテストハンドラーによれば、第２
図のような形態で複数の半導体装置を同時にハン
ドリングし、複数の半導体装置を同時かつ確実に
試験ヘツドにセツトすることができる。従つて、
半導体装置１個当りのハンドリング時間を顕著に
短縮し試験効率を向上できる。
図のような形態で複数の半導体装置を同時にハン
ドリングし、複数の半導体装置を同時かつ確実に
試験ヘツドにセツトすることができる。従つて、
半導体装置１個当りのハンドリング時間を顕著に
短縮し試験効率を向上できる。
なお、本発明のテストハンドラーは複数の半導
体装置が吊りピンを介してフレームに連結された
第２図同様の形態であればDIP等、FPIC以外の
半導体装置にも適用できるものである。
体装置が吊りピンを介してフレームに連結された
第２図同様の形態であればDIP等、FPIC以外の
半導体装置にも適用できるものである。
以下、第２図の形態を有するFPICのテストハ
ンドラーとして構成された本発明の一実施例を説
明する。
ンドラーとして構成された本発明の一実施例を説
明する。
第３図は本発明の一実施例になるテストハンド
ラーを示す説明図である。同図において、１１，
１１′は平行に配設されたガイドレールである。
該ガイドレール１１，１１′の内側には案内溝が
形成されており、第２図の形態のFPICは図示の
ようにフレーム４の両端を案内溝に挿入してガイ
ドレール１１，１１′に支持される。そして、図
示しない周知と送り爪によるフイーダ機構によ
り、第２図の形態のFPICは試験ヘツドのコンタ
クトボード３０上に搬送されて来る。コンタクト
ボード３０の上方には押圧ブロツク１２が設置さ
れている。該押圧ブロツク１２および前記ガイド
レール１１，１１′は、図示しない駆動源により
図中矢印で示すように下降できるようになつてい
る。また、押圧ブロツク１２の下面には、下降し
た際にFPICの樹脂モールド層１を収容するキヤ
ビテイー１３が形成されている。その結果、押圧
ブロツク１２は下降したときにFPICのリード２
…を押圧するようになつている。更に、キヤビテ
イー１３の側壁は末広がりにテーパして形成され
ている。第４図はこの押圧ブロツク１２を下方か
ら見た斜視図である。図示のように、FPICのリ
ード２…を押圧する凸部１４の四隅には切欠部１
５が形成されている。このため、第５図に示すよ
うに押圧ブロツク１２による押圧領域(A)は吊りピ
ン３を含まず、吊りピン３は押圧ブロツク１２が
下降しても押圧されないようになつている。
ラーを示す説明図である。同図において、１１，
１１′は平行に配設されたガイドレールである。
該ガイドレール１１，１１′の内側には案内溝が
形成されており、第２図の形態のFPICは図示の
ようにフレーム４の両端を案内溝に挿入してガイ
ドレール１１，１１′に支持される。そして、図
示しない周知と送り爪によるフイーダ機構によ
り、第２図の形態のFPICは試験ヘツドのコンタ
クトボード３０上に搬送されて来る。コンタクト
ボード３０の上方には押圧ブロツク１２が設置さ
れている。該押圧ブロツク１２および前記ガイド
レール１１，１１′は、図示しない駆動源により
図中矢印で示すように下降できるようになつてい
る。また、押圧ブロツク１２の下面には、下降し
た際にFPICの樹脂モールド層１を収容するキヤ
ビテイー１３が形成されている。その結果、押圧
ブロツク１２は下降したときにFPICのリード２
…を押圧するようになつている。更に、キヤビテ
イー１３の側壁は末広がりにテーパして形成され
ている。第４図はこの押圧ブロツク１２を下方か
ら見た斜視図である。図示のように、FPICのリ
ード２…を押圧する凸部１４の四隅には切欠部１
５が形成されている。このため、第５図に示すよ
うに押圧ブロツク１２による押圧領域(A)は吊りピ
ン３を含まず、吊りピン３は押圧ブロツク１２が
下降しても押圧されないようになつている。
なお、コンタクトボード３０は本発明の範囲外
であるが、コンタクトボード３０にはFPICのリ
ード２…に対応して多数のバネピン３１が植設さ
れている。該ハネピンはFPICのリード２…に対
する接触子であり、リード３２…を介して測定ヘ
ツドのテスターに接続されている。バネピン３１
の代りに、接触子としてソケツトを用いることも
可能である。３３はフレーム４に穿設された位置
決め孔５に貫挿されるように立設した位置決めピ
ンである。
であるが、コンタクトボード３０にはFPICのリ
ード２…に対応して多数のバネピン３１が植設さ
れている。該ハネピンはFPICのリード２…に対
する接触子であり、リード３２…を介して測定ヘ
ツドのテスターに接続されている。バネピン３１
の代りに、接触子としてソケツトを用いることも
可能である。３３はフレーム４に穿設された位置
決め孔５に貫挿されるように立設した位置決めピ
ンである。
次に、上記実施例になるテストハンドラーの作
用を説明する。
用を説明する。
まず、第６図Ａに示すように送り爪１６によ
り、第２図の形態のFPICがガイドレール１１，
１１′に沿つてコンタクトボード３０の上に搬送
されて来る。送り爪１６は回動ジヨイント１７を
介して送り爪連動竿１８で連結されており、図示
しない駆動源により図中矢印で示すように送り爪
連動竿１８の長手方向と直交する面内で回動する
ようになつている。また、送り爪連動竿１８は
FPICの送り方向に沿つて配設され、図示しない
駆動源により図中矢印で示す如くその送り方向に
往復動するようになつている。そして、送り爪１
６はその回動によつてフレーム４の後端部に係止
し、連動竿１７の移動によつてフレーム４ごと
FPICを搬送する。こうして、第２図のFPICは第
６図Ａの位置に送給されるが、このときの送り孔
のクリアランスは送り爪１６により0.05〜0.2mm
以内に抑えられ、また幅方向のクリアランスはガ
イドレール１１，１１′により0.1〜0.2mm以内に
規制されるから、大筋において充分な精度でコン
タクトボード３０上に位置決めされる。
り、第２図の形態のFPICがガイドレール１１，
１１′に沿つてコンタクトボード３０の上に搬送
されて来る。送り爪１６は回動ジヨイント１７を
介して送り爪連動竿１８で連結されており、図示
しない駆動源により図中矢印で示すように送り爪
連動竿１８の長手方向と直交する面内で回動する
ようになつている。また、送り爪連動竿１８は
FPICの送り方向に沿つて配設され、図示しない
駆動源により図中矢印で示す如くその送り方向に
往復動するようになつている。そして、送り爪１
６はその回動によつてフレーム４の後端部に係止
し、連動竿１７の移動によつてフレーム４ごと
FPICを搬送する。こうして、第２図のFPICは第
６図Ａの位置に送給されるが、このときの送り孔
のクリアランスは送り爪１６により0.05〜0.2mm
以内に抑えられ、また幅方向のクリアランスはガ
イドレール１１，１１′により0.1〜0.2mm以内に
規制されるから、大筋において充分な精度でコン
タクトボード３０上に位置決めされる。
次いで、押圧ブロツク１２が下降し、第６図Ｂ
および第７図Ａに示すように、そのキヤビテイ１
３内にFPICの樹脂モールド層１を収容すると共
にリード２…に接触する。このとき、樹脂モール
ド層１の稜線はキヤビテイ１３のテーパした側壁
に沿つて収容されるから、位置が修正されること
になる。
および第７図Ａに示すように、そのキヤビテイ１
３内にFPICの樹脂モールド層１を収容すると共
にリード２…に接触する。このとき、樹脂モール
ド層１の稜線はキヤビテイ１３のテーパした側壁
に沿つて収容されるから、位置が修正されること
になる。
続いて、ガイドレール１１，１１′が押圧ブロ
ツク１２と連動して下降し、第７図Ｂに示すよう
に各FPICのリード２…をコンタクトボード３０
に植設されたバネピン３１にに接触させ、更に
個々のFPIC毎にリード２…を押圧することによ
り総てのリード２…を確実にバネピン３１に接触
させる。このとき、コンタクトボード３０に立設
された位置決めピン３３がフレーム４の位置決め
孔５に貫通され、各FPICの正確な位置決めが担
保される。また、押圧ブロツク１２は吊りピン３
を押圧せず、リード２…だけを押圧するから、
夫々のFPICがフレームを介して相互に干渉する
ことが回避され、従つて４個のFPICの夫々につ
いてそのリード２…の確実な接触を得ることがで
きる。
ツク１２と連動して下降し、第７図Ｂに示すよう
に各FPICのリード２…をコンタクトボード３０
に植設されたバネピン３１にに接触させ、更に
個々のFPIC毎にリード２…を押圧することによ
り総てのリード２…を確実にバネピン３１に接触
させる。このとき、コンタクトボード３０に立設
された位置決めピン３３がフレーム４の位置決め
孔５に貫通され、各FPICの正確な位置決めが担
保される。また、押圧ブロツク１２は吊りピン３
を押圧せず、リード２…だけを押圧するから、
夫々のFPICがフレームを介して相互に干渉する
ことが回避され、従つて４個のFPICの夫々につ
いてそのリード２…の確実な接触を得ることがで
きる。
上述のように、この実施例のテストハンドラー
によつて第２図の形態で４個のFPICを同時にハ
ンドリングし、かつ確実に試験ヘツドにセツトす
ることが可能となつた。従つて、FPIC1個当りの
ハンドリング時間を短縮できると共に、４個の
FPICを同時に測定できるから１個当りの測定時
間をも短縮でき、試験効率を顕著に向上すること
ができる。
によつて第２図の形態で４個のFPICを同時にハ
ンドリングし、かつ確実に試験ヘツドにセツトす
ることが可能となつた。従つて、FPIC1個当りの
ハンドリング時間を短縮できると共に、４個の
FPICを同時に測定できるから１個当りの測定時
間をも短縮でき、試験効率を顕著に向上すること
ができる。
因みに、従来のテストハンドラーにより第１図
のFPICを１個づつハンドリングし、１個づつ測
定する場合には、FPIC1個毎にハンドリング時間
として１秒、測定時間として10秒を要し、従つ
て、１個当りの試験時間として11秒必要であつ
た。これに対して上記実施例のテストハンドラー
によれば、第２図の形態の４個のFPICをセツト
するためのハンドリング時間は２秒であり、４個
同時に測定するのに要する時間は10秒であつた。
従つて、12秒で４個のFPICの特性試験を行なう
ことができ、１個当りの試験時間はわずか３秒に
すぎない。
のFPICを１個づつハンドリングし、１個づつ測
定する場合には、FPIC1個毎にハンドリング時間
として１秒、測定時間として10秒を要し、従つ
て、１個当りの試験時間として11秒必要であつ
た。これに対して上記実施例のテストハンドラー
によれば、第２図の形態の４個のFPICをセツト
するためのハンドリング時間は２秒であり、４個
同時に測定するのに要する時間は10秒であつた。
従つて、12秒で４個のFPICの特性試験を行なう
ことができ、１個当りの試験時間はわずか３秒に
すぎない。
なお、フレーム単位のFPICの数を増大すれば
更に１個当りの試験時間を短縮できることは言う
までもない。例えば５個の場合には、１個当りの
試験時間は2.4秒となり、従来のテストハンドラ
ーによる場合の１／4.5に短縮される。
更に１個当りの試験時間を短縮できることは言う
までもない。例えば５個の場合には、１個当りの
試験時間は2.4秒となり、従来のテストハンドラ
ーによる場合の１／4.5に短縮される。
以上詳述したように、本発明によればフレーム
に連結された複数個の半導体装置を同時にハンド
リングし、かつ確実に試験ヘツドにセツトするこ
とができ、もつて半導体装置の電気特性試験にお
ける試験効率の大幅な向上を可能とする半導体装
置の自動ハンドラーを提供できるものである。
に連結された複数個の半導体装置を同時にハンド
リングし、かつ確実に試験ヘツドにセツトするこ
とができ、もつて半導体装置の電気特性試験にお
ける試験効率の大幅な向上を可能とする半導体装
置の自動ハンドラーを提供できるものである。
第１図はFPICの単体を示す斜視図、第２図は
本発明のハンドラーによるハンドリング対象とな
るFPICの形態を示す平面図、第３図は本発明の
一実施例になるテストハンドラーを示す説明図、
第４図は第３図実施例における押圧ブロツクの斜
視図であり、第５図はその押圧領域を示す平面
図、第６図Ａ，Ｂおよび第７図Ａ，Ｂは第３図の
実施例になるテストハンドラーの作用を示す説明
図である。 １１，１１′……ガイドレール、１２……押圧
ブロツク、１３……キヤビテイ、１４……凸部、
１５……切欠部、１６……送り爪、１７……回動
ジヨイント、１８……送り爪連動竿、３０……コ
ンタクトボード、３１……バネピン、１……樹脂
モールド層、２……リード、３……吊りピン、４
……フレーム、５……位置決め孔。
本発明のハンドラーによるハンドリング対象とな
るFPICの形態を示す平面図、第３図は本発明の
一実施例になるテストハンドラーを示す説明図、
第４図は第３図実施例における押圧ブロツクの斜
視図であり、第５図はその押圧領域を示す平面
図、第６図Ａ，Ｂおよび第７図Ａ，Ｂは第３図の
実施例になるテストハンドラーの作用を示す説明
図である。 １１，１１′……ガイドレール、１２……押圧
ブロツク、１３……キヤビテイ、１４……凸部、
１５……切欠部、１６……送り爪、１７……回動
ジヨイント、１８……送り爪連動竿、３０……コ
ンタクトボード、３１……バネピン、１……樹脂
モールド層、２……リード、３……吊りピン、４
……フレーム、５……位置決め孔。
Claims (1)
- １ 吊りピンを介して外囲器が同一のフレームに
連結支持された複数のフラツトパツケージ型半導
体装置を同時に試験ヘツドにセツトするための自
動ハンドラーであつて、前記フレームの対抗側縁
を支持する昇降可能なガイドレールと、該ガイド
レールに沿つて前記フレームを搬送することによ
りフレームに連結された前記複数の半導体装置を
同時に試験ヘツドのコンタクトボード上に送給す
るフイーダーと、該コンタクトボード上で昇降可
能に設けられ、前記フレームに連結された状態で
送給されてきた前記複数の半導体装置の外囲器か
ら延出している前記吊りピン以外のリードを押圧
する絶縁性の押圧ブロツクとを具備し、前記複数
の半導体装置が前記コンタクトボード上に送給さ
れてきたときに前記フレームを支持しているガイ
ドレールを下降させると共に、前記押圧ブロツク
を下降させてこれら複数の半導体装置のリードを
押圧することにより、個々の半導体装置の全ての
リードの夫々を前記コンタクトボードに設けられ
た対応する接触子に接触させるようにしたことを
特徴とする半導体装置の自動ハンドラー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056017A JPS59181631A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の自動ハンドラ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056017A JPS59181631A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の自動ハンドラ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181631A JPS59181631A (ja) | 1984-10-16 |
| JPH0514426B2 true JPH0514426B2 (ja) | 1993-02-25 |
Family
ID=13015288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056017A Granted JPS59181631A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の自動ハンドラ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181631A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169774A (ja) * | 1985-01-22 | 1986-07-31 | Hitachi Electronics Eng Co Ltd | Ｉｃ測定ソケツトの支承構造 |
| JPS63101777A (ja) * | 1986-10-20 | 1988-05-06 | Matsushita Electronics Corp | 半導体素子の測定装置 |
| JP5191924B2 (ja) * | 2009-02-18 | 2013-05-08 | セイコーインスツル株式会社 | 半導体検査装置 |
| US9285416B2 (en) | 2012-04-02 | 2016-03-15 | Samsung Electronics Co., Ltd. | Apparatus and method for manufacturing substrates |
| CN105004888B (zh) * | 2014-11-10 | 2017-11-24 | 成都振芯科技股份有限公司 | 一种可调集成电路测试治具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555700A (en) * | 1978-06-29 | 1980-01-16 | Medholding Oy | Womb inside contraceptive appliance and its preparation |
| JPS5764947A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Inspecting apparatus for electric characteristics of electronic parts |
| JPS5966141A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | ハンドラ |
-
1983
- 1983-03-31 JP JP58056017A patent/JPS59181631A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555700A (en) * | 1978-06-29 | 1980-01-16 | Medholding Oy | Womb inside contraceptive appliance and its preparation |
| JPS5764947A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Inspecting apparatus for electric characteristics of electronic parts |
| JPS5966141A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | ハンドラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59181631A (ja) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0498167A (ja) | Ｉｃ検査装置 | |
| JPH0514426B2 (ja) | ||
| JP4222442B2 (ja) | 電子部品試験装置用インサート | |
| US6720786B2 (en) | Lead formation, assembly strip test, and singulation system | |
| CN112349632B (zh) | 可自锁的基板抽检装置 | |
| US6783316B2 (en) | Apparatus and method for testing semiconductor devices | |
| JPS60211956A (ja) | プロ−ビングマシン | |
| GB2285139A (en) | Testing electronic devices | |
| JPH056348B2 (ja) | ||
| JP2634286B2 (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
| JPH06281698A (ja) | Ｉｃオートハンドラ方法 | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| JP2545307Y2 (ja) | 特性検査装置 | |
| JPH0940068A (ja) | 電子部品の試験搬送トレーおよび試験方法 | |
| US6541289B2 (en) | Semiconductor-package measuring method, measuring socket, and semiconductor package | |
| CN219201785U (zh) | 电性测量系统及电性测量插座 | |
| JPH10160797A (ja) | Ｉｃハンドラにおける被試験ｉｃのソケットへの位置決め挿入装置 | |
| US20030022405A1 (en) | Lead formation, assembly strip test and singulation method | |
| JPH025600Y2 (ja) | ||
| CN218602380U (zh) | 一种自动贴装机to管座固定夹具 | |
| JPH05288802A (ja) | 半導体チップの電気特性検査方法およびウェーハプローバ | |
| JPH0310675Y2 (ja) | ||
| JPS6166972A (ja) | 半導体装置のバ−ンイン用基板への插入装置 | |
| JPH0644589B2 (ja) | 半導体装置のテストハンドラ | |
| JPH01233376A (ja) | Ｉｃのハンドリング装置 |