JPS6166972A - 半導体装置のバ−ンイン用基板への插入装置 - Google Patents
半導体装置のバ−ンイン用基板への插入装置Info
- Publication number
- JPS6166972A JPS6166972A JP19086884A JP19086884A JPS6166972A JP S6166972 A JPS6166972 A JP S6166972A JP 19086884 A JP19086884 A JP 19086884A JP 19086884 A JP19086884 A JP 19086884A JP S6166972 A JPS6166972 A JP S6166972A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- burn
- board
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造の最終段階で、欠陥製品除
去のための電気的加速試験を行うパーンイン工程に用い
るバーンイン基板上のソケツ）Ｋ被試験半導体装置を挿
入する装置に関するものである。
去のための電気的加速試験を行うパーンイン工程に用い
るバーンイン基板上のソケツ）Ｋ被試験半導体装置を挿
入する装置に関するものである。
半導体装置のパーンイン工程においては電気的接続のた
めの回路パターンが形成された基板上にはんだづけされ
て試験回路を構成したソケットに、例えばデュアル・イ
ン・ライン（ＤＩＬ）形の半導体装置を挿入して、所要
の温度の下で電気的ショックを与えて、半導体装置の加
速試験を行い、欠陥製品の除去が行われている。
めの回路パターンが形成された基板上にはんだづけされ
て試験回路を構成したソケットに、例えばデュアル・イ
ン・ライン（ＤＩＬ）形の半導体装置を挿入して、所要
の温度の下で電気的ショックを与えて、半導体装置の加
速試験を行い、欠陥製品の除去が行われている。
第２図はこのようなバーンイン用基板への従来の半導体
装置の挿入装置を概念的に示す模式胴祝図で、（１）は
半導体装置、（２）は半導体装置（１）を案内するガイ
ドレール、（３）は図示省略した駆動装置によって矢印
Ａのようにボックス運動し、半導体装置（１）を搬送す
る送り爪、（４）は送り爪（３）によって搬送された半
導体装ｉｆ （１）をクランプし矢印Ｂのように上下動
する挿入ヘッド、（５）はソケツ［５ａ）’ｚ有するバ
ーンイン用基板（以下基板と称す） 、（６）は基板（
５）を位置決め固定し図示省略した駆動装置によって矢
印ＸおよびＹ方向に移動するステージである。
装置の挿入装置を概念的に示す模式胴祝図で、（１）は
半導体装置、（２）は半導体装置（１）を案内するガイ
ドレール、（３）は図示省略した駆動装置によって矢印
Ａのようにボックス運動し、半導体装置（１）を搬送す
る送り爪、（４）は送り爪（３）によって搬送された半
導体装ｉｆ （１）をクランプし矢印Ｂのように上下動
する挿入ヘッド、（５）はソケツ［５ａ）’ｚ有するバ
ーンイン用基板（以下基板と称す） 、（６）は基板（
５）を位置決め固定し図示省略した駆動装置によって矢
印ＸおよびＹ方向に移動するステージである。
以−Ｆのようｉ装置において、送り爪（３）Ｋより搬送
されて来た半導体装置（１）は、挿入ヘッド（４）にて
クランプされ、かつ挿入可能な状態に移動し停止したス
テージ（６）上の基板（５）のソケット（５ａ）−にに
ド降しソケツ１−（５ａ）内に挿入保持される。以上の
動作を順次くり返しンケッ）（５ａ）内に２μ導体装置
（１）を挿入していくわけである１、 〔発明の解決しようとする問題点〕 以」−のように従来のバーンイン用基板への半導体装置
の挿入装置は、送り込まれて来た半導体装置（１）を無
条件で基板（５）−ヒのツク“ツ）（５ａ）に挿入して
いるので、規格外（不良品）の半導体装置（１）が挿入
されることがあった。このようＰＣ１半導体装置（１Ｆ
の挿入後の基板（５）が、規格外の半導体装置（１）の
混入した゛ま捷では、バーンイン用基板業を行うことは
、ｉＥ規の加速試験が出来ないのでバーンイン上程１１
」に挿入後の基板（５）のソケッ）（５ａ）ｆの半導体
装置（１）を１個ずつチェック（２、規格外の半導体装
置（］）を取り除いていた。規格外の半導体装置（１）
を取り除くということは、挿入された全ての牛４体装置
（１）をチェックしなけれはならず、作業性を著しく阻
害し、膨大な作業時間を費すという問題点があった。
されて来た半導体装置（１）は、挿入ヘッド（４）にて
クランプされ、かつ挿入可能な状態に移動し停止したス
テージ（６）上の基板（５）のソケット（５ａ）−にに
ド降しソケツ１−（５ａ）内に挿入保持される。以上の
動作を順次くり返しンケッ）（５ａ）内に２μ導体装置
（１）を挿入していくわけである１、 〔発明の解決しようとする問題点〕 以」−のように従来のバーンイン用基板への半導体装置
の挿入装置は、送り込まれて来た半導体装置（１）を無
条件で基板（５）−ヒのツク“ツ）（５ａ）に挿入して
いるので、規格外（不良品）の半導体装置（１）が挿入
されることがあった。このようＰＣ１半導体装置（１Ｆ
の挿入後の基板（５）が、規格外の半導体装置（１）の
混入した゛ま捷では、バーンイン用基板業を行うことは
、ｉＥ規の加速試験が出来ないのでバーンイン上程１１
」に挿入後の基板（５）のソケッ）（５ａ）ｆの半導体
装置（１）を１個ずつチェック（２、規格外の半導体装
置（］）を取り除いていた。規格外の半導体装置（１）
を取り除くということは、挿入された全ての牛４体装置
（１）をチェックしなけれはならず、作業性を著しく阻
害し、膨大な作業時間を費すという問題点があった。
この発明は以トのような問題点を解決するためになされ
たもので、所定の規格内（この段階での良品）の半導体
装置のみをバーンイン用基板に挿入できる装置を得るこ
とを目的としている。
たもので、所定の規格内（この段階での良品）の半導体
装置のみをバーンイン用基板に挿入できる装置を得るこ
とを目的としている。
この発明になる半導体装置のバーンイン用基仇への挿入
装置では、その挿入過程において、個々の半導体装置の
電気的特性の計測を行い、所定の規格内にあるものと規
格外のものとを分類する、！ｔｌ測用接触装置と分類装
置とを設けたものである。。
装置では、その挿入過程において、個々の半導体装置の
電気的特性の計測を行い、所定の規格内にあるものと規
格外のものとを分類する、！ｔｌ測用接触装置と分類装
置とを設けたものである。。
この発明では、半導体装置の挿入に先立って計測用接触
装置によって個々の半導体装置の電気的特性の酎１ｊｌ
ｌＩを行い、その１測結果にもとづいて所定規格内にあ
るもののみをバーンイン用基板へ挿入する。
装置によって個々の半導体装置の電気的特性の酎１ｊｌ
ｌＩを行い、その１測結果にもとづいて所定規格内にあ
るもののみをバーンイン用基板へ挿入する。
第１図はこの発明の一実施例の構成を概念的に示す模式
斜視図で、前述の第２図の従来例と同一符号は同等部分
を示すので、その説明の重複を避ける。図において、（
７）は半導体装置（１）を案内するガイドレール、（８
）は半導体装置（１）の電気的特性を計測するだめの接
触子（８ａ）を有する接触装置、（９）は前記接触装置
（８）にて計測された半導体装置（１）をその計測結果
に基づき分類搬送する搬送具（９ａ）と分類所定位置で
前記搬送具（９ａ）から半導体装置（１）を排出するた
めの第１．第２の排出爪（９ｂ）、（９ｃ）とを備えた
分類装置、Ｑｏは分類排出された規格外の半導体装置（
１）を収納する収納装置である。
斜視図で、前述の第２図の従来例と同一符号は同等部分
を示すので、その説明の重複を避ける。図において、（
７）は半導体装置（１）を案内するガイドレール、（８
）は半導体装置（１）の電気的特性を計測するだめの接
触子（８ａ）を有する接触装置、（９）は前記接触装置
（８）にて計測された半導体装置（１）をその計測結果
に基づき分類搬送する搬送具（９ａ）と分類所定位置で
前記搬送具（９ａ）から半導体装置（１）を排出するた
めの第１．第２の排出爪（９ｂ）、（９ｃ）とを備えた
分類装置、Ｑｏは分類排出された規格外の半導体装置（
１）を収納する収納装置である。
続いて、この実施例の動作について述べる。
ガイドレール（７）上を送り爪（３）Ｋよって搬送され
て来た半導体装置（１）は、接触位置まで移動すると図
示省略した駆動装置によって接触装置（８）の接触子（
８ａ）が半導体装置（１）の電極部と接触し図示省略し
た計測装置とつながることにより半導体装置（１）の電
気的特性が計測される。計測が終了すると接触子（８ａ
）が半導体装置（１）の電極部から離れ、送り爪（３）
で半導体装置（１）を計測結果に基づき分類する分類装
置（９）へと送り込む。尚、送り爪（３）はＲ１測終了
後の半導体装置（］）を分類装置（９）へ送り込む際、
未計測の半導体装Ｍ （１）を新たに接触装置（８）位
置にセットする。、計測が終了１７判定のくだされた半
導体装置（１）は一点銭線で示す環状体上て定間隔で設
置され定ピツチ毎にエンドレスに矢印ｃｈ向に移動する
搬送具（９ａ）に保持され、判定結果が規格内（良品）
であれば、第１の排出爪（９ｂ）の位置まで搬送され、
第１の排出爪（９ｂ）が図示省略した駆動装置によって
矢印り方向に移動し半導体装置＃（１）を挿入ヘッド（
４）内の所定位置捷で排出する。挿入ヘッド（４）内の
所定位置に排出された半導体ｄ ！（１）Ｆｉ、挿入ヘ
ッド（４）にてクランプされる一方、ステージ（６）が
図示省略した駆動装置によってｘ−Ｙ方向に移動し、ス
テージ（６）土に位置決め保持された基板（５）のソケ
ッ）（５ａ）を挿入可能な位置に合わせると、図示省略
した駆動装置によって半導体装置（１）を保持した挿入
ヘッド（４）が矢印Ｂ方向に下降１７、半導体ｈ ｌ＆
（１）をソケット（５ａ）内に挿入するとクランプを
解除し所定位置−まで上列１７次の半導体装置（１）を
待つ○ 次に判定結果が、規格外（不良品）であれば、半導体装
Ｍ（１）は、第２の排出爪（９ｃ）の位置まで搬送され
、第２の排出爪（９ｃ）が図示省略した駆動装置によっ
て矢印Ｅ方向に移ｌ１ｉｌ］Ｌ半導体装置（１）を収納
装置Ｖ１０に収納する。
て来た半導体装置（１）は、接触位置まで移動すると図
示省略した駆動装置によって接触装置（８）の接触子（
８ａ）が半導体装置（１）の電極部と接触し図示省略し
た計測装置とつながることにより半導体装置（１）の電
気的特性が計測される。計測が終了すると接触子（８ａ
）が半導体装置（１）の電極部から離れ、送り爪（３）
で半導体装置（１）を計測結果に基づき分類する分類装
置（９）へと送り込む。尚、送り爪（３）はＲ１測終了
後の半導体装置（］）を分類装置（９）へ送り込む際、
未計測の半導体装Ｍ （１）を新たに接触装置（８）位
置にセットする。、計測が終了１７判定のくだされた半
導体装置（１）は一点銭線で示す環状体上て定間隔で設
置され定ピツチ毎にエンドレスに矢印ｃｈ向に移動する
搬送具（９ａ）に保持され、判定結果が規格内（良品）
であれば、第１の排出爪（９ｂ）の位置まで搬送され、
第１の排出爪（９ｂ）が図示省略した駆動装置によって
矢印り方向に移動し半導体装置＃（１）を挿入ヘッド（
４）内の所定位置捷で排出する。挿入ヘッド（４）内の
所定位置に排出された半導体ｄ ！（１）Ｆｉ、挿入ヘ
ッド（４）にてクランプされる一方、ステージ（６）が
図示省略した駆動装置によってｘ−Ｙ方向に移動し、ス
テージ（６）土に位置決め保持された基板（５）のソケ
ッ）（５ａ）を挿入可能な位置に合わせると、図示省略
した駆動装置によって半導体装置（１）を保持した挿入
ヘッド（４）が矢印Ｂ方向に下降１７、半導体ｈ ｌ＆
（１）をソケット（５ａ）内に挿入するとクランプを
解除し所定位置−まで上列１７次の半導体装置（１）を
待つ○ 次に判定結果が、規格外（不良品）であれば、半導体装
Ｍ（１）は、第２の排出爪（９ｃ）の位置まで搬送され
、第２の排出爪（９ｃ）が図示省略した駆動装置によっ
て矢印Ｅ方向に移ｌ１ｉｌ］Ｌ半導体装置（１）を収納
装置Ｖ１０に収納する。
尚前記実施例においては、半導体装置（１）の計測、あ
るいは挿入は１個ずつであるが、複数個の半導体装置（
１）の同時計測、挿入も可能である。
るいは挿入は１個ずつであるが、複数個の半導体装置（
１）の同時計測、挿入も可能である。
以Ｅ詳述したようにこの発明の装置では、計測結果に基
づき、規格内（良品）の半導体装置のみを基板のソケッ
ト内に挿入出来るので、挿入後の半導体装置（１）の計
測が皆無となるばかりか、規格外（不良品）を除去して
しまうので、良品との混入がなくなる等作業能率、信頼
性の大巾表向」二ができる。
づき、規格内（良品）の半導体装置のみを基板のソケッ
ト内に挿入出来るので、挿入後の半導体装置（１）の計
測が皆無となるばかりか、規格外（不良品）を除去して
しまうので、良品との混入がなくなる等作業能率、信頼
性の大巾表向」二ができる。
第１図はこの発明の一実施例の構成を概念的に示す模式
斜視図、第２図は従来装置の構成を概念的に示す模式斜
祝図である。 図において、（１）は半導体装置、（５）はバーンイン
用基板、（５ａ）はソケット、（８）は接触装置、（９
）は分類装置、（１０け収納装置である。 なお、各図中同一符号は同一またけ相当部分を示す。
斜視図、第２図は従来装置の構成を概念的に示す模式斜
祝図である。 図において、（１）は半導体装置、（５）はバーンイン
用基板、（５ａ）はソケット、（８）は接触装置、（９
）は分類装置、（１０け収納装置である。 なお、各図中同一符号は同一またけ相当部分を示す。
Claims (2)
- （１）半導体装置をバーンイン用基板の各ソケットに挿
入するものにおいて、上記挿入以前の上記半導体装置の
電気的特性を計測するためにその電極部に電気的に接触
する接触装置、及び上記計測結果にもとづいて所定規格
内の半導体装置のみを上記バーンイン用基板のソケット
に挿入し、上記規格外の半導体装置は除去するように分
類する分類装置を備えたことを特徴とする半導体装置の
バーンイン用基板への挿入装置。 - （２）規格外の半導体装置は収納装置へ収納するように
した特許請求の範囲第１項記載の半導体装置のバーンイ
ン基板への挿入装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19086884A JPS6166972A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置のバ−ンイン用基板への插入装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19086884A JPS6166972A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置のバ−ンイン用基板への插入装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6166972A true JPS6166972A (ja) | 1986-04-05 |
Family
ID=16265097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19086884A Pending JPS6166972A (ja) | 1984-09-10 | 1984-09-10 | 半導体装置のバ−ンイン用基板への插入装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6166972A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258178A (ja) * | 1985-09-06 | 1987-03-13 | Daitoo:Kk | エ−ジングボ−ドソケツトへのｉｃ插入方法 |
| JPS6315178A (ja) * | 1986-07-07 | 1988-01-22 | Sony Corp | Ｉｃの挿入装置 |
| JPS6318279A (ja) * | 1986-07-11 | 1988-01-26 | Minato Electron Kk | Ｉｃハンドラの搬送方法及びその装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52144977A (en) * | 1976-05-28 | 1977-12-02 | Hitachi Ltd | Inspecting method of semiconductor devices |
| JPS5341070B2 (ja) * | 1974-10-11 | 1978-10-31 |
-
1984
- 1984-09-10 JP JP19086884A patent/JPS6166972A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341070B2 (ja) * | 1974-10-11 | 1978-10-31 | ||
| JPS52144977A (en) * | 1976-05-28 | 1977-12-02 | Hitachi Ltd | Inspecting method of semiconductor devices |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258178A (ja) * | 1985-09-06 | 1987-03-13 | Daitoo:Kk | エ−ジングボ−ドソケツトへのｉｃ插入方法 |
| JPS6315178A (ja) * | 1986-07-07 | 1988-01-22 | Sony Corp | Ｉｃの挿入装置 |
| JPS6318279A (ja) * | 1986-07-11 | 1988-01-26 | Minato Electron Kk | Ｉｃハンドラの搬送方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261935B1 (ko) | 전자다이 자동배치 방법 및 장치 | |
| US6573739B1 (en) | IC testing apparatus | |
| US5670429A (en) | Process of conveying an encapsulated electronic component by engaging an integral resin projection | |
| JPS6166972A (ja) | 半導体装置のバ−ンイン用基板への插入装置 | |
| KR100281480B1 (ko) | 램프 검사시스템 및 그 검사방법 | |
| US6765378B2 (en) | Test handler apparatus for SMD (surface mount devices), BGA (ball grid arrays) and CSP (chip scale packages) | |
| US5565008A (en) | Process of raising a semiconductor device out of a pallet using a positioning rod | |
| US6783316B2 (en) | Apparatus and method for testing semiconductor devices | |
| GB2320965A (en) | Method for testing electronic devices attached to a leadframe | |
| KR100305683B1 (ko) | 번인테스터용번인보드 | |
| JPH0310675Y2 (ja) | ||
| JPH051831Y2 (ja) | ||
| JPS59181631A (ja) | 半導体装置の自動ハンドラ− | |
| JPH08261736A (ja) | 半導体挿入抜取装置 | |
| JP2741043B2 (ja) | 半導体素子の選別方法 | |
| JPS61290373A (ja) | エ−ジング方法及び装置 | |
| JPH039280A (ja) | Ｉｃの検査方法 | |
| JPS61139768A (ja) | 電子部品の検査方法 | |
| JPS6222076A (ja) | 半導体装置のテスト方法 | |
| JPH0675010A (ja) | ハンドラー装置 | |
| JP2606442B2 (ja) | 半導体装置のテスト治工具 | |
| JPS61222232A (ja) | 半導体素子の個別供給装置 | |
| KR20080084467A (ko) | 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법 | |
| JPS627067B2 (ja) | ||
| JPH0526958A (ja) | Ｌｃｃパツケージ用キヤリア |