JPS5916408B2 - 成分一括配置装置 - Google Patents

成分一括配置装置

Info

Publication number
JPS5916408B2
JPS5916408B2 JP56071519A JP7151981A JPS5916408B2 JP S5916408 B2 JPS5916408 B2 JP S5916408B2 JP 56071519 A JP56071519 A JP 56071519A JP 7151981 A JP7151981 A JP 7151981A JP S5916408 B2 JPS5916408 B2 JP S5916408B2
Authority
JP
Japan
Prior art keywords
substrate
chip
component
chips
shrinkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56071519A
Other languages
English (en)
Other versions
JPS5715436A (en
Inventor
ジヨ−ジ・アンソニ−・カツコマ
ジヨセフ・ヘンリ−・コ−ストナ−
ブライアン・コリンズ・オネイル
フランク・ミユア・タツペン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5715436A publication Critical patent/JPS5715436A/ja
Publication of JPS5916408B2 publication Critical patent/JPS5916408B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49764Method of mechanical manufacture with testing or indicating
    • Y10T29/49769Using optical instrument [excludes mere human eyeballing]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49826Assembling or joining
    • Y10T29/49895Associating parts by use of aligning means [e.g., use of a drift pin or a "fixture"]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53261Means to align and advance work part

Description

【発明の詳細な説明】 本発明は基板上の指定された位置に電気的もしくは電子
的な物体を正確に配置するための装置に係り、さらに具
体的には多重チップ・モジュールO(MCM)基板上の
指定された位置(フットプリント)に対して電子的回路
、成分もしくはチップ複数個まとめて正確に配置するた
めの装置に係る。
今日のコンピュータのためのMCMの製造において、電
子的成分もしくは素子(トランジスタ、5 ダイオード
、コンデンサ等)がセラミック基板上に取付けられると
ころの小型のチップとして近密に集積される。基板上に
チップを取付ける前にそり −の基板に対してアレイ上
のチツプ位置を設けることによつて多数のチップを受け
入れる準備がなされる。
各々のチツブ位置は個々のチツブの上に設けられた半田
パッド・パターンの電気的な結線部と整合する半田パン
ドのフットプリント即ちパターンとして設けられる。そ
の典型として、チツブの半田パンドはそのテンプ成分と
同じ側に配列され、フットプリントを形成する対応基板
パッドに対して結合される半田ボールの形に形成するこ
とができる。チップの寸法は益々小さくなり、それらの
チップを多数1つの基板上により近接して配置しなけれ
ばならない傾向に伴い、チップの取扱い及びフットプリ
ントに対する正確なチップの配置が益々問題となる。
とりわけ高い効率で基板上に多数のチツプを一括して自
動的に配置することが必要である場合にはそれが顕著で
ある。セラミック基板上にチップのフツトプリント部が
形成された後に、その基板は硬化のため加熱され、その
結果セラミックに対してある程度の収縮が生じるという
事実によつてその問題はさらに複雑になる。所定の基板
における収縮は相対的に均一であるが、収縮の要因は基
板ごとに相当変化し、チツプ位置の座標が基板毎に変動
する。その収縮要因における変動に加えて、チツプ位置
の配向もしくは整列状態が基板毎に変動し、基板の端部
に関してX及びY軸がずれるという問題がある。
これらの後者の変動はフットプリントの個々の位置は1
つの基板においては相対的に正確に配置されるが、基板
端部に関するフットプリントのアレイの位置は同程度の
精度にすることができないという事実の結果として生じ
る。したがつてx及びY座標がずれ、基板端部に関する
フットプリントのアレイの回転を、正確な位置づけを行
う前に補償しなければならない。チップ等のような電子
的成分を基板上に位置づけるために整列させる種々の努
力がこれまで行われてきた。
その1つの例がUSP358l375に示されているが
、そこに示されている装置は一時に1個のチップを配置
するためにチツブ及び基板の両方を走査し、しかも手作
業が介在する。さらにUSP384O978においても
手作業を用いて基板上に一時に1個のチツプを配置する
ための整列装置が示されている。USP4l25798
においても同様の装置が示される。
一時に1個のテンプを配置するための他の装置がUSP
4ll6348に示されている。このUSPにおいては
テッブの一括供給を開示しているが、テンプは一時に1
個のみが持上げられて適当なX−Y位置に予め配置され
た基板の上に配置される。従来技術においては基板に対
してチップを配置するための種々の装置が開示されてい
るが、本発明におけるように基板に対して一括モードで
多数のチツプを整列させるための高効率の装置を開示し
ていない。
USP4lO8323においてはウエ・・の一括配置を
開示しているが、基板に対して多数のウエハを一括して
配置することは開示しておらず、進行中のプロセス・ス
テップに従つてウエハの間の間隔を変更することを開示
していることに過ぎない。即ち一群のウエハが加熱する
ステップにおいては近接して配置され、次の化学処理ス
テップにおいては間隔をおいて配置されることが開示さ
れている。これらの従来技術においては、ウエハに対す
るチップの一括整列及び一括配置のための装置が開示さ
れていないだけではなく、自動的に基板に対してチップ
を正確に配列するために必要なX,Y.θに関する予測
並びに収縮フアクタ一の修正を行うための装置を開示し
ていない。
本発明に従つて基板毎に理論的もしくは公称的位置から
基板上の実際の位置が変動するところのアレイ上のフッ
トプリントを含む基板に対してチップ等を正確に一括位
置づけするためのテツプ一括配置装置が与えられる。
この配列は理論的もしくは公称的位置からの基板上の整
列マークのX,Yずれを先ず感如することによつて達成
され?)。
第1の整列マークが光学的に捜出され、基板を保持する
X−Y整列テーブルがそのずれを0状態にするようにそ
してΔX及びΔY修正係数を計算するように自動的にサ
ーボ動作を行う。そのプロセスは第2の整列マークに関
しても繰返されそして2つの整列マークのX−Y値がθ
及び収縮フアクタ一修正値を計算するために用いられる
。X.Y.θ及び収縮フアクタ一修正値は基板上の所定
位置に対してチップを相対的に整列させるために、モジ
ユールに対して予め配置されたチップのX.Y,θ及び
間隔即ち周期パラメータを公称値から変化させるように
用いられる。従つて本発明の目的は基板に対して電子的
成分を整列させかつ配置するための改良された整列及び
配置装置を与えることにある。
本発明のさらに他の目的は基板上の一群のテンプを整列
させ配置させるための高効率のチップ一括(Batch
)配置装置を与えることにある。
本発明のさらに他の目的は自動的かつ正確なチップ一括
配置装置を与えることにある。本発明のさらに他の目的
は基板に対して素子を正確に配置するために必要な修正
フアクタ一を予測するように働らく電子素子一括配置装
置を与えることである。
本発明の他の目的に基板に対して一群のテソプを正確に
配置するために必要なX,Y,θ及び収縮フアクタ一修
正値を決定するチップ一括配置装置を与えることにある
第1図は参照番号1によつて全体的に示される本発明の
テツプ一括配置装置を示す。
この装置は電子一機械装置を支持するための、通常の制
御及びプロセンサ回路を収容するためのキャビネットを
有する。チップは重力によつて供給を行なう平行なチツ
プ・バンク(Chipbank)7A−7Cからチップ
取上部5へ配置するために平行に供給される。説明を簡
単にするために、3つの平行なチツプ供給ハングのみが
示されるが任意の数のバンクを用いてよいことは云うま
でもない。チツプ・バンク7A−7Cは、チツプ供給ベ
ース部7上の重力供給手段に取付けられる代りに、テン
プに振動を与えることによつてチップ取上部にチツプを
配置するように働く線形バイブレータを含むベース部に
取付けられてもよい。ここにおいてはトランジスタ、ダ
イオード、抵抗、コンデンサ等をICの形で含むテソプ
が示されるが、本発明の原理に従つて別個の上記のごと
き電気的素子を容易に一括的に配置しうることが明らか
である。再び第1図を参照すると、チップ取上部5へ供
給されたチツプは同時に真空取上部19によつて取上げ
られかつ一括収縮補償装置13へ移される。
同様にして、一括収縮補償装置13上のチツプは同時に
真空装置11によつて取上げられ、基板15へ移される
。図示されるように真空部9及び11は同期して働く。
前者は取上部5からテソプを取上げそしてそれを一括収
縮補償装置13へ移動させると同時に、後者は一括収縮
補償装置13からテソプを取上げ、そしてそれを基板1
5へ移動させる。真空取上部9及び11は各々のサーボ
・モータ17及び19によつて与えられる信号に応答し
て各々のトラック(図示せず)に沿つて垂直方向に同時
に移動する。
部分的に25A及び25Bにおいて示されるスライド手
段に沿つて搬送部23を水平方向に駆動するサーボ・モ
ータ21によつて取上部9及び11に対してタンデム(
Taudem)水平運動が与えられる。サーボ・モータ
はサーボに対して与えられた方向性信号に従つて搬送部
23を移動させるべくリード・スクリユウ27を回転さ
せる。第1図においては基板が光学的配列手段29の下
に配置されているが、本発明に従つて新しいX,Y及び
θの値を決定するための整列操作の後に真空部11と整
列された点にX−Y基板テーブル37を配置するために
各々サーボ・モータ35及び36に対して印加された信
号に応答してX軸スライダー31及び33並びにY軸ス
ライダー(図示されず)に沿つて基板が移動されること
が明らかである。
そのような位置において、真空部11によつて一括収縮
補償装置13から取上げられたチップは適当な方法によ
つて基板15の上に運ばれ配置されうる。光学的配列手
段29は標準的なビジコン・カメラ39、照明光源41
及び顕微鏡43からなる通常の装置である。
光源41によつて照明された整列マークを顕微鏡43を
介してピジコン・カメラ39が走査する整列動作を観察
するためにCRTグラフィック・デイスブレイ装置45
が用いられる。ピジコン・カメラ39の電子的制御によ
つてカメラはその捕捉領域にもたらされた整列マークの
走査を行い、その中心点を決定する。整列マークの中心
点は次にCRTデイスプレイ45において中心合わせさ
れ、CRTl5のマークを中心合わせするのに必要なΔ
X及びΔY距離がその装置のプロセッサ・メモリに記憶
される。上記の装置を制御するために及びその情報を処
理するために種々の公知の小型汎用プロセツサを用いる
ことができる。
本発明のテソプ一括配置装置において制御されるべき動
作及び行われるべき計算は比較的単純であるので、通常
のプログラム言語及び通常のプログラミング技術を用い
る標準的なルーチンを本発明に用いる動作及び計算のた
めのプロセッサを、プログラミングするためにいくつか
の異つた方法で容易に用いうることが明らかである。第
2図は、本発明に従つてチツプ一括配置装置が公称値か
らのX,Y,θ及び収縮フアクタ一Eの偏差を測定する
ように動作し、そのような情報をテソプを配置するよう
に働く位置付け手段ヘフイードバンクさせ、これによつ
てテンプが基板上に形成された実際のフットプリント・
パターンに対して正確に配置されかつ整列される全体的
な技術を示している。
第1図及び第2図並びに第6図の流れ図において示され
た一連のステップを参照することによつてそのような動
作の説明がさらに明確に理解されるであろう。まず、オ
ペレータは基板15を第1図に示されるX−Yテーブル
37上に配置する。このステップは第6図におけるブロ
ック49によつて示されている。図示されるように、一
実施例における基板15は9個のチップが配列される多
量チップ・モジユール配列体からなる。基板15の正確
な位置合わせは第1図に示される4点ロケータ(FOu
r−POintlOcatOr)47によつて所定位置
へ物理的に固定されることによつてこの時点において達
成される。図示されるように、4点ロケータは基板の4
つの側面をその4つの位置付け表面へ整列させるように
働く。第6図のブロック51によつて示されるように、
第1図におけるX−Yテーブル37において基板が位置
づけられた後に、テーブルは光学的配列手段29の光学
的中心の下で走査されるべき第1整列マークの公称位置
を配置するように移動する。基板15の対向する側にあ
る一対の整列マークはチップのためのフットプリントの
アレイを形成と同時にマークを形成することによつて基
板製造の間に正確に配置される。そうすることによつて
、整列マークはフットプリント・アレイに関して一定の
位置に設けられ、整列マークの公称位置からの実際の位
置における変動がフットプリントに関しても等しく適用
される。フットプリントのアレイの位置における公称位
置即ち理論位置からの変動はフットプリントを形成する
ために用いられたプロセス・ステップにおける機械的な
エラーもしくは基板のジッタリンクの間に導入された公
称もしくは理論的収縮値からの変動によつて導入されう
るという事を理解されたい。その代りに一対の別個の整
列マークを用いないで、基板対向端部における一対のテ
ンプ・フットプリントを整列マークとして用いることが
できる。
即ち、第2図に示されるように、フットプリント15A
及び15Nを走査されるべき整列マークとして用いるこ
とができる。前述のごとくこれらのフットプリントは基
板を製造する初期の段階において正確に位置づけられる
が、そのあとの形成、裁断及びジッタリンクのステップ
がフツトプリントのアレイの公称位置をして基板端部に
関してずれた状態に配列させるように働く。第6図にお
けるブロック53によつて示されるように、この時点に
おけるシステム制御回路は光学的配列手段をしてその光
学的中心を決定するためにフットプリント15の半田パ
ッドを走査させるように働く。フツトプリント15Aが
光学的中心を決定するために光学系によつて走査された
のち、プロセッサ制御回路は15Aの実際の中心点をC
RTデイスプレイ45の中心位置(公称位置)に配置す
るようにX−Yテーブル37を移動させるように働き、
フットプリント15Aの光学的中心をCRT上に中心合
わせするために必要なΔx及びΔYが前述の如く装置の
プロセッサ・メモリに記憶される。この光学的比較ステ
ップが第6図におけるブロック55によつて示されてい
る。第6図におけるブロック57によつて示されるよう
に現時点におけるチップ位置が中心であるべき最後のテ
ンプでない場合、プロセスはブロック51によつて示さ
れるステップへ戻ることによつて再び繰返される。従つ
て第2図に示されるようにこの場合においてはフットプ
リント15Nに対して光学的配列プロセスが再び実行さ
れ、その結果がブロック55によつて示されるようにプ
ロセッサ・メモリに記憶される。第6図におけるブロッ
ク57及び59によつて示されるように光学的に配列さ
れるべき最後のチップ位置即ちフットプリントに遭遇し
た場合に、システム・プロセッサはΔx値及びΔY値を
フットプリント15A及び15Nの公称x及びY値に適
当に加算もしくは減算するように働く。
これによつて第2図に示される座標軸に関してこれらの
マークもしくはフットプリントの実際のX,Y位置が決
定される。この時点においてシステム・プロセッサによ
つて実行された予測及び制御機能が第2図におけるプロ
ック16によつて示されている。そのような動作に従つ
て、フットプリント15A及び15Nの実際の位置が第
6図におけるプロツク61及び63によつて示されるよ
うにθ及び収縮フアクタ一Eを計算するためにプロセッ
サによつて用いられる。任意の回転即ちθ整列ミスを次
の式に計算しうることが明らかである。この式において
XAはフツトプリント15Aの実際のX値、XNはフッ
トプリント15Nの実際のx値、YAはフットプリント
15Aの実際のY値、YNはフットプリント15Nの実
際の値である。同様にして収縮フアクタEは次の式によ
つて計算することができる。1\?I′Jノ 1−\
??Jノ この式においてYN及びYAはフットプリント15N及
び15Aの実際のY値である。
YN(公称)及びYA(公称)はフットプリント15N
及び15AのYの公称値である。一旦Eが決定されてし
まうと、その公称収縮フアクタ一からの偏差は整列マー
クとして用いられた中心テップ位置の各側部におけるテ
ソプ位置の予測されたx値を見出すために用いることが
できる。第2図における一括チップ補償装置13は公称
値からの実際のフットプリント位置における変動を修正
するためのみならず、基板上に配置するためにチップを
より近接して(もしくは、より離隔して)組合わせる(
Merge)ためにも用いられることを理解されたい。
チップ供給機構5はチツブを相互に非常に近接した状態
で配置する場合に物理的な制限を有するので、チツプが
チツプ?給機構5に現われるにつれ、基板15への線形
並進移動のために必要な近接した位置付け状態までチッ
プの相対的位置を減じるために一括収縮補償装置が用い
られる。テンプ・フットプリント15A及び15Nの各
各の側におけるチップ・フットプリントの位置のx値は
収縮フアクタ一Eのための修正値のみならず基板15に
おいて用いられる近密なチップ位置づけ状態をうるため
にテソプを一体に組合わせるに必要な減縮量に対しても
影響する。
収縮フアクタ一Eのために修正された側部テンプのx値
(XT)は次の式によつて決定することができる。この
式によつてX(公称)は基板上のチップ位置の公称芥値
であり、EはX(公称)値を変動させるために用いられ
る収縮フアクタ一乗数である。
中心チップ位置15Aの対向する側部における各テソプ
位置に関して計算されたXT値は各々後続する行のテン
プ配置のために用いることができることを理解されたい
。これはセラミック基板材における収縮が線形であつて
基板の中心周りに対称であることが見出されたからであ
る。ジッタリンク後における15パーセント乃至20バ
ーセントの収縮は珍しいことではない。本明細書におい
ては一対の整列マーク(整列のためのフツトプリントも
しくはマーク)を用いるように説明がなされているが、
必要に応じて任意の数の整列マークを用いうることを理
解されたい。
即ち多数のチップアレイが処理される場合、チップの種
々の部分(SectOrs)に関して収縮値Eもしくは
X,Y及びθ値を計算するためにいくつかの整列マーク
を用いることが必要であろう。その代りに本発明のシス
テムをマツピング・タイプ・モードで基板土のすべての
フツトプリント即ち各テソブ位置に関してX,Y及びθ
値を光学的に見出しかつ決定するように動作させること
が可能である。θ及びEの計算の間もしくは後の或る時
点において、中心チツプ位置の実際のX.Y値を第2図
に示されるように一括収縮補償装置13へ送ることがで
きる。
この場合、各行のテンプに関する中心チップの実際の位
置が基準点として用いられる。そしてその基準点から中
心テンプの対向する側部におけるチップの位置が決定で
きる。中心チツプ・フットプリント15Aの実際の座標
値を受取ることによつて、一括収縮補償装置13は第3
図に示されるようにチップ24Bを保持するチツプ位置
付け装置73を中心テンプ・7ントプリントの実際の座
標値に配置する。チップ配置装置73は一括収縮補償装
置13全体を適当な座標位置まで移動させるためのサー
ボ・モータ及びスライド手段(図示せず)によつて中心
チアプ・フットプリントの実際の座般値の位置へ配置さ
れる。第2図において中心チツプ・フツトプリント15
Aの実際のX.Y座標値は線18を介して補償装置13
Aへ供給される。同様にしてθ修正値は線20を介して
一括収縮補償装置13へ供給され、XTは線22を介し
て供給される。第3図において、θ修正値はサーポ・モ
ータ(図示せず)をしてθ整列ミスを修正するために所
定の角度だけシヤフト75を回転させるように働く。第
3図においてチップ配置手段73が中心チップ・フツト
プリント15Aの実際のX,Y座.標値に配置され、補
償装置が方位誤差を修正するために角度θだけこのX,
Y位置の周りに回転された状態で、チップ配置手段77
及び79は前述のように決定されたXT値に従つて配置
されることができる。
これらのステップの動作が第6図におけるプロツク65
及び67によつて示されている。同様にして収縮フアク
タ一Eの計算が第6図におけるブロック63によつて示
されている。第6図におけるプロック69によつて示さ
れるようにXT即ち周期が計算された後、第3図に示さ
れるようにチツプ配置手段77及び79が計算されたX
T値に従つて配置される。これは第6図におけるブロッ
ク71によつて示される。例えば第6図に示されるよう
にチツプ配置手段79の位置付けはテーブル91を適当
に配置するようにリード・スクリユウ89を回転させる
歯車83及び85に対して作用するサーボ・モータ81
によつて達成される。チップ配置手段77もまたこれと
同様に動作する。しかしながら、チップ配置手段を適当
に移動させるために種々の装置を用いうることは云うま
でもない。第2図に示される一括収縮補償装置は第3図
におけるサーボの働きによつて達成されるような分離さ
れた位置から組合わされた位置までチツプが移動される
方法を示すものであるということを理解されたい。
すなわち、破線で示されたチップはテンプ供給装置5と
整列した状態の分離された位置にあるチップを表わし、
実線で示されたチップは取上げて基板15上に配置する
ための準備がなされた組合わせられた位置にある前者と
同じテソプを表わす。第3図に示された3行のチツプ配
列を用いる場合、既知のフットプリント15A及び15
Nの実際のX.Y値を用いて、中心行における中心テソ
プのフットプリントがフットプリント15A及び15N
の実際のY値を2で割ることによつて決定しうることが
明らかである。そのような装置においては、収縮値Eは
Y方向における公称値からの収縮における変動を修正す
るために用いる必要がない。しかしながら例えば5×5
のアレイにおいて25個のフツトプリントを用いるよう
なさらに複雑な基板が用いられる場合、Y方向における
行の周期は公称値からの収縮値変動によつて公称周期に
おける変動の修正を必要とする。即ち、チップ位置15
Aに対するチップ位置付け手段を実際のチップ位置へ配
置した後、各々後続する行における中心チップの位置は
収縮フアクタ一E即ち公称収縮フアクタ一からの収縮フ
アクタ一の変動によつてY方向における修正が行われる
。その場合において、第1行及び最終行の間にある行に
おける中心チップ位置の実際のY値は収縮フアクタ一E
によつて修正された第1及び第2行の間の公称距離に等
しい量だけ第1行から歩進させることによつてアクセス
される。行の間の公称周期は一定であつて、収縮フアク
タ一も一定であるので、第1行の配置後各々の後続する
行は前の行から一定の量だけ歩進させることによつて見
出されうることを理解されたい。X,Y.θ及びXTが
決定されることによつて、チップ配列は次のように進行
する。
一括収縮補償装置13がそのホーム・ポジシヨンにある
時に、即ちチップ配置手段が伸びた位置にあつてチップ
供給取上げ領域5のトラックと整列した状態にある時に
、第1図に示される真空装置9がチップ供給部からテン
プを取出して、テンプを各々のチップ位置に配置する。
これは第2図における破線のチップによつて示される。
次に中心テソプ配置手段の位置が求められた実際のX,
Y位置の値と対応するように一括収縮補償装置13が移
動されかつ配置される。次にデータの修正が行われ、中
心チップ配置手段の対向する側部におけるチップ配置手
段が前述のごとく計算されたXT値まで移動される。次
に真空取上げ部11がチップの補償された位置から個々
のチップを取上げ、それらを基板15上の個々のフット
プリント(第2図における右側のチップ配置位置にある
)へ直線的に移動させる。即ち補償装置は基板上のフッ
トプリントの実際のパターンにマッチしたパターン上に
チップを位置づけるように働くことが理解できる。以上
をまとめると、テソプ上のフットプリントの公称即ち理
論的パターンからの偏差の量を示すパラメータ値を得る
ためにチップが配列されるべき基板が測定され、各々の
フツトプリントに関して修正値が計算され、基板上にフ
ットプリントの実際の位置に対応するように位置が修正
されるように補償装置においてチップの行が配置され、
最終的にそれらテンプの行がフットプリントのマッチン
グする行に対して平行に配列される。ある行の中心チッ
プが実際のX,Y値と対応するように一括収縮補償装置
全体を移動させる代りに、特定の行の中心チップ位置即
ちフットプリントが理論的X,Y値ではなく、そのX,
Y値に従つて配置されるように基板X,Yテーブル37
を移動させることができることを理解されたい。
即ち、中心フットプリントの実際の位置の中心が第1図
に示される真空取上部11の中心プローブと整列される
。そのような技法に従つて、一括収縮補償装置13に対
して供給された実際のX,Y値は第1図に示されるX,
Y基板テーブル37のサーボ・モータ35及び36へ供
給されうる。第4図はチップ供給及び取上領域5と一括
収縮補償装置13とが、基板15上の最終的な正確な配
置が行われるように逐次相互作用する技法を示す図であ
る。第4図に示されるようにチップ・ポケット8A−8
Cへ重力供給によつてチップを供給するチップ供給トラ
ック7A−7Cによつて大まかなチップ位置付けがまず
達成される。チップ・ポケットは第4A図においてより
詳細に示されている。そこに示されるようにテソプ供給
トランク7はチップのX寸法よりもやや大きいチップ・
ポケツト8の寸法まで狭くなつている。図示されるよう
に、3つのトランクによつて3列のチップのみが供給さ
れるが、モジユール的な設計によつて平行にチップを配
置するために付加的なトラック及びチップ・ポケットを
設けうることは云うまでもない。調整ネジ10によつて
どのような製品条件にも適合するように可変チップ・ブ
レンド仙隔をうることができる。即ち、チップのアレイ
の個々のx位置及びそれらの間の距離を調整ネジ10を
用いることによつて大まかに設定することができる。さ
らに調整ネジ10はY配列を促進させる。もしもx位置
のより高い精度が必要ならば、チップ・ポケット8にお
けるチップをポケットの側壁に対して位置付けるために
、即ちx基準位置値に対して固定するために軽い指状ば
ねもしくは空気のジェットを容易に用いることができる
。テソプ供給及び取上げ領域5の大まかな位置付け動作
のためのY方向における位置付けが第4A図に示される
ストップ・プレート12に沿つたチップの前縁を用いる
ことによつて達成される。例えば半田ボールを有するチ
ップが用いられる場合、半田ボールを直接用いることに
よつて達成される場合よりもテソプの端部を基準として
用いる場合の方が精度がより低いことを理解されたい。
これは第4B図においてさらに明らかに示されている。
第4B図において基準として半田ボール26を用いる代
りに、大まかな位置付け動作における基準としてチップ
24の端部が用いられる。これはチップ端部のダイシン
グ公差が半田ボールの公差よりもより粗であるという事
実によるものである。第4B図においてストップ・プレ
ート12の位置付け表面に対して破片がつかないように
するために自己浄化部28が用いられている。その自己
浄化部の下に設けられたスロット30によつて空気もし
くは真空によるクリーニングが可能である。基準として
例えば半田ボールを用いる精密なチップ位置付け機能が
第3図に関して前述したような一括収縮補償装置13上
に配置されたテソプ配置手段73.77及び79によつ
て達成される。その精密なチップ位置付け機能が達成さ
れ得る技術については第5図に示されたチップ配置構造
体を参照することによつて説明される。しかしながら特
定の応用に従つて異つた物体が配列される場合には異つ
た配列構造体を用いてもよいことは云うまでもない。第
5図において斜面52はチップ半田ボールを精確に画成
された凹所位置に導くように働く。
斜面52の上部に向つて半田ボールを導くようにチップ
の端部を導くべく配置手段56の上にばね・クリップ構
造体54が設けられている。これは第5A図においてさ
らに詳しく示されている。第5A図においてチップ24
の端部が最初はばね・クリップ54のフランジ部66に
よつて導かれることが理解される。上記の如く、半田ボ
ールの位置はダイシング公差によつてチップ24の端部
よりもさらに高い精度でもつて与えられるので、チツプ
端部とは関係なく配置手段56の凹所若しくはポケット
の中において相対的に精密な位置付けが達成される。ネ
ジ58によつて、チップ配置手段をクリーニング、修理
もしくは変更を行うために」括収縮補償装置13から取
出すことができる。第5B図は第5図及び第5A図に示
される装置の平面図である。第5図に示される精密なチ
ップ配置機能から第4図に示される粗いチップ配置機能
を分離させることによつて、これらの機能の間の干渉が
回避され、より近密な位置合わせに対して制限を加える
とこわの通常の設計に見られる物理的制限が回避される
ことを理解されたい。さらに前述の如く、一括収縮補償
装置13はテンプをより近密に配置されたアレイもしく
は行に組合わせるにつれて、ばね・クリップ54のフラ
ンジ部66がその後に接触するようになることを理解さ
れたい。これらのフランジ部の剛性故に、チップの近密
性が達成され、その間隔の限度はばね・クリップ厚さ6
0よりも相当に大きくはならない。したがつて一括収縮
補償装置13はθ,XY座標及び収縮フアクタ一に関し
て位置的な修正がなされた完全なチップの行の精確な位
置付けを可能ならしめるだけではなく、高密度パソケ〒
ジンクに必要とされるチップの極めて近密な位―付けを
可能ならしめる。高密度パンケージング及び精確な位置
付けに加えて、本発明に従う装置はこの種の技術におけ
る高効率の条件を満足させる。
上述の一括収縮補償装置は基板上にチップの完全な行を
配置することを可能にするが、これと平行に動作する多
数の−括収縮補償装置を用いることによつてさらに高い
効率を達成することができる。そのような典型的な並列
装置が第7図に示される。ここに示される高効率の装置
において、5×5のテソプのアレイを有する基板が形成
される。この装置の技法においては、各チップの行が異
なるステーシヨンによつて配置されるように5つのステ
ーシヨンが用いられる。チップ・バンク107A−Eか
ら基板115へチップを運ぶために用いられる水平運搬
組立体123A−Eは第1図に示された水平運搬装置2
3と同じような方法で動作する。基板はコンベヤ・ベル
ト137によつて種々のステーシヨンに配置される。ブ
ランク基板はコンベヤ・ベルト137のような運搬機構
によつてシステム内に入れられ、第7図の光学的配列手
段129の下に配置される。
光学的配列手段129は第1図に関連して説明した光学
的配列手段29と同じように動作する。前述の如く、光
学的配列手段129は一対の配列マークの実際のX.Y
位置を決定するように動作し、一対の配列マークの実際
の位置の座標がこの基板上に配列されるべきチップのそ
れぞれの行の各々についてθ、収縮フアクタ一E及びX
Tを計算するために電子モジユール132によつて用い
られる。それぞれの行の各々に対するX,Y,θ及びX
T値がステーシヨン1−5における個々の一括収縮補償
装置113A−Eへ送られる。前述の如く、電子モジユ
ール132は種々のデータ・プロセシング及び制御装置
の任意のものであつてよい。光学的配列が完了した後、
コンベヤ・ベルト137が次の基板へ歩進され、光学的
配列が再び行われる。それと同時にチップの第1の行が
第1図におけると同様にステーシヨン1における基板1
15Aの上に配置される。後続するチップがコンベヤ・
ベルト137に沿つて進むにつれて、それらのステーシ
ヨンが指定されたチップの行を基板上に配置する。各々
のステーシヨンは、ステーシヨンが第5行目のテンプを
出現する第1の基板上に位置づけるときに、ステーシヨ
ン1が出現する第5の基板に対して第1行目のチップを
同時に配置するように並列に動作する。より多数のチッ
プ・アレイを有する基板はこれと対応してより多数のス
テーシヨンを必要とすることは云うまでもない。
同様により多数のチップを有する基板はより多数のテン
プ供給バンク107を必要とし、さらに真空取上部10
9及び111と関連したより多数の真空取上プローブを
必要とする。基板115上にチップの最終行を配置した
後、コンベヤ・ベルト137は満たされた基板を炉の中
に配置し、よつて基板接点に対してチップの電子接点が
結合されうる。
第7図に示された技法は配置されるべきチップのアレイ
の寸法に対応した係数だけ効率を増大させる。即ち上述
のように3×3のテソプ・アレイにおいては、第7図の
装置を用いることによつてほぼ3倍だけ効率を上げるこ
とができる。さらに第7図に示される装置によつて、所
定の基板に対して必要とされる数より多数のステーシヨ
ンが用いられる場合、用いられないステーシヨンがバイ
パスされるのでその用いられないステーシヨンを全体の
ラインに影響を与えないことが明らかである。
【図面の簡単な説明】
第1図は本発明の一括テンプ配置装置の斜視図である。 第2図は一括チップ配置装置の全体的な動作を示す図で
ある。第3図は一括収縮補償装置の図である。第4図、
第4A図及び第4B図は一括収縮補償装置に対して並列
にチップが供給される様子を示す図である。第5図、第
5A図及び第5B図は高精度のチップ配列手段の詳細図
である。第6図は基板に対してテソプを一括配置する場
合の各ステップを示す図である。第7図は第1図の装置
の拡張装置を示す図である。1・・・・・・一括チップ
配置装置、3・・・・・・キヤビネツト、5・・・・・
・テンプ取上部、9,11・・・・・・真空取上部、1
3・・・・・・一括収縮補償装置、15・・・・・・基
板、17,19,21,35,36・・・・・・サーボ
・モータ、23・・・・・・水平運搬装置、29・・・
・・・光学的配列手段、37・・・・・・X,Yテーブ
ル、39・・・・・・ビジコン・カメラ、43・・・・
・・顕微鏡、45・・・・・・デイスプレイ装置。

Claims (1)

  1. 【特許請求の範囲】 1 基板上の予じめ指定された配置すべき個所の位置が
    基板毎に変動する様な基板の上記個所に成分を一括配置
    するための成分一括配置装置に於て、その上に少くとも
    一対の配列マークを含む、予じめ指定された成分配置個
    所を有する基板と、該基板上の上記一対の配列マークの
    実際の位置を捜出するための光学的手段と、整列ミスの
    量を決定するために上記一対の整列マークの実際の位置
    及び上記マークの理論位置を比較する手段と、複数の成
    分配列手段であつて、その各々がその上に成分を配列さ
    せ且つ位置付ける様に構成されてなるものと、上記複数
    の成分配列手段の各々に成分を配置する手段と、上記整
    列ミスの量に従つて上記複数の成分配列手段の各々を個
    々に位置付ける手段と、上記複数の成分配列手段の各々
    から上記成分を取り出し、上記基板上の上記予じめ指定
    された個所に位置付ける成分取上げ手段とより成る事を
    特徴とする成分一括配置装置。 2 上記成分がその一方の側面にアレイ状の接点を有す
    る回路チップである特許請求の範囲第1項記載の成分一
    括配置装置。 3 上記一対の配列マークの実際の位置及び上記配列マ
    ークの理論位置の比較結果が上記実際の配列マークの上
    記理論位置からの方位の変動を決定するために用いられ
    る特許請求の範囲第1項記載の成分一括配置装置。
JP56071519A 1980-06-27 1981-05-14 成分一括配置装置 Expired JPS5916408B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/163,671 US4342090A (en) 1980-06-27 1980-06-27 Batch chip placement system
US163671 1993-12-07

Publications (2)

Publication Number Publication Date
JPS5715436A JPS5715436A (en) 1982-01-26
JPS5916408B2 true JPS5916408B2 (ja) 1984-04-16

Family

ID=22591066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56071519A Expired JPS5916408B2 (ja) 1980-06-27 1981-05-14 成分一括配置装置

Country Status (4)

Country Link
US (1) US4342090A (ja)
EP (1) EP0042977B1 (ja)
JP (1) JPS5916408B2 (ja)
DE (1) DE3166926D1 (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH636740A5 (fr) * 1980-05-19 1983-06-15 Far Fab Assortiments Reunies Dispositif pour l'alignement d'une piece et d'un substrat.
US4459743A (en) * 1980-12-05 1984-07-17 J. Osawa Camera Sales Co., Ltd. Automatic mounting apparatus for chip components
JPS57164310A (en) * 1981-04-03 1982-10-08 Hitachi Ltd Automatic assembling device
NL8103574A (nl) * 1981-07-29 1983-02-16 Philips Nv Werkwijze en inrichting voor het plaatsen van elektrische en/of elektronische onderdelen op een substraat.
DE3138296A1 (de) * 1981-09-25 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum positionieren und fixieren von optischen bauelementen relativ zueinander
US4395554A (en) * 1981-12-01 1983-07-26 Mobil Oil Corporation Process for producing alpha-picoline
US4510575A (en) * 1982-08-24 1985-04-09 Aerodyne Research, Inc. Method for writing holograms
US4550374A (en) * 1982-11-15 1985-10-29 Tre Semiconductor Equipment Corporation High speed alignment method for wafer stepper
DE3276209D1 (en) * 1982-11-30 1987-06-04 Ibm Gravity feed chute
JPS59147942A (ja) * 1983-02-15 1984-08-24 Nittan Co Ltd 防排煙機器の連動制御方式
SE454643B (sv) * 1983-06-13 1988-05-16 Sincotron Aps Sett och anordning for att pa ett kretskort montera elektroniska komponenter
US4713784A (en) * 1983-07-04 1987-12-15 Canon Kabushiki Kaisha Alignment apparatus
JPS6012550A (ja) * 1983-07-04 1985-01-22 Nippon Kogaku Kk <Nikon> 露光転写装置用マスク供給装置
US4641257A (en) * 1983-07-07 1987-02-03 Canon Kabushiki Kaisha Measurement method and apparatus for alignment
JPS6066500A (ja) * 1983-09-22 1985-04-16 松下電器産業株式会社 部品装着装置
US4539058A (en) * 1983-12-12 1985-09-03 International Business Machines Corporation Forming multilayer ceramic substrates from large area green sheets
JPS60189517A (ja) * 1984-03-09 1985-09-27 Mitsubishi Electric Corp 位置制御装置
US4531277A (en) * 1984-04-12 1985-07-30 At&T Technologies, Inc. Assembling components having mating faces
US4780617A (en) * 1984-08-09 1988-10-25 Nippon Kogaku K.K. Method for successive alignment of chip patterns on a substrate
FR2572619B1 (fr) * 1984-10-30 1986-12-26 Ebauchesfabrik Eta Ag Procede pour l'assemblage et la connexion de circuits integres a des unites de circuits et machine pour sa mise en oeuvre
US4558812A (en) * 1984-11-07 1985-12-17 At&T Technologies, Inc. Method and apparatus for batch solder bumping of chip carriers
US4617160A (en) * 1984-11-23 1986-10-14 Irvine Sensors Corporation Method for fabricating modules comprising uniformly stacked, aligned circuit-carrying layers
DE3688957T2 (de) * 1985-01-21 1994-01-20 Fuji Machine Mfg Verfahren und vorrichtung zum erfassen der halterungsstellung eines elektrischen gerätes und montierungsvorrichtung eines elektronischen gerätes.
USRE33974E (en) * 1985-01-21 1992-06-30 Fuji Machine Manufacturing Co., Ltd. Method and apparatus for detecting hold-position of electronic component, and apparatus for mounting electronic component
US4856904A (en) * 1985-01-21 1989-08-15 Nikon Corporation Wafer inspecting apparatus
GB2173426A (en) * 1985-04-09 1986-10-15 Dynapert Precima Ltd Component placement machine
DE3613229A1 (de) * 1985-04-20 1986-10-23 Fuji Photo Film Co., Ltd., Minami-Ashigara, Kanagawa Verfahren zum erfassen und verarbeiten von bildinformation
US4787143A (en) * 1985-12-04 1988-11-29 Tdk Corporation Method for detecting and correcting failure in mounting of electronic parts on substrate and apparatus therefor
US4670981A (en) * 1986-03-17 1987-06-09 Nitto Kogyo Kabushiki Kaisha Method of mounting electronic parts on the predetermined positions of a printed circuit board
JPS62263700A (ja) * 1986-05-09 1987-11-16 松下電器産業株式会社 電子部品実装方法
US4809839A (en) * 1986-05-16 1989-03-07 Western Digital Corporation Component handling machine
US4754545A (en) * 1986-05-16 1988-07-05 Western Digital Corporation Component handling machine
US4782273A (en) * 1986-08-08 1988-11-01 Control Data Corporation Automatic part location and mechanical testing of part insertion
US4738025A (en) * 1986-12-23 1988-04-19 Northern Telecom Limited Automated apparatus and method for positioning multicontact component
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4757933A (en) * 1987-04-03 1988-07-19 American Technology, Inc. Ultrasonic weld location mask and method of use
US4876656A (en) * 1987-08-28 1989-10-24 Motorola Inc. Circuit location sensor for component placement apparatus
US4813588A (en) * 1987-09-25 1989-03-21 Technical Manufacturing Corporation Inspection and repair of tab lifted leads
GB8801897D0 (en) * 1988-01-28 1988-02-24 Dynapert Precima Ltd Method of setting-up apparatus for handling electrical/electronic components
MY103662A (en) * 1988-01-28 1993-08-28 Emhart Ind Method of setting up apparatus for handling electrical or electronic components
JPH01295500A (ja) * 1988-05-24 1989-11-29 Taiyo Yuden Co Ltd チップ状電子部品マウント方法及びその装置
CA1314085C (en) * 1988-05-25 1993-03-02 Andras G. Fule Linear interpolation for a component placement robot
US4927069A (en) * 1988-07-15 1990-05-22 Sanken Electric Co., Ltd. Soldering method capable of providing a joint of reduced thermal resistance
JPH0267739A (ja) * 1988-09-01 1990-03-07 Mitsubishi Electric Corp ダイボンディング方法とその装置
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
WO1990005344A1 (de) * 1988-11-02 1990-05-17 Siemens Aktiengesellschaft Verfahren zur plazierung von modulen auf einem träger
JPH02165699A (ja) * 1988-12-20 1990-06-26 Matsushita Electric Ind Co Ltd 産業用ロボットによるフラットパッケージ型icの装着方法
JPH071635Y2 (ja) * 1989-05-15 1995-01-18 株式会社オーク製作所 自動露光装置等におけるアライメントテーブル
US5094382A (en) * 1990-03-14 1992-03-10 Seiko Epson Corporation Method of bonding leads to semiconductor elements
US5040291A (en) * 1990-05-04 1991-08-20 Universal Instruments Corporation Multi-spindle pick and place method and apparatus
US5207467A (en) * 1990-08-31 1993-05-04 International Business Machines Corporation Monitor for detecting the absence of an electronic component on a vacuum pickup
JP2966082B2 (ja) * 1990-11-06 1999-10-25 株式会社日立製作所 実装順序決定方法及びその実装方法
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
JP2811613B2 (ja) * 1991-09-02 1998-10-15 ティーディーケイ株式会社 電子部品の製造方法及び装置
US5238174A (en) * 1991-11-15 1993-08-24 Kulicke And Soffa Investments, Inc. Smart indexing head for universal lead frame work station
US5446960A (en) * 1994-02-15 1995-09-05 International Business Machines Corporation Alignment apparatus and method for placing modules on a circuit board
US5914887A (en) * 1994-04-19 1999-06-22 Lsi Logic Corporation Congestion based cost factor computing apparatus for integrated circuit physical design automation system
US5539652A (en) * 1995-02-07 1996-07-23 Hewlett-Packard Company Method for manufacturing test simulation in electronic circuit design
WO1996036921A1 (en) * 1995-05-19 1996-11-21 3Com Corporation Method and apparatus for linking computer aided design databases with a numerical control machine database
JPH0982612A (ja) * 1995-09-18 1997-03-28 Mitsubishi Electric Corp 重ね合せずれの検査方法
US6405430B1 (en) * 1996-02-07 2002-06-18 Micron Technology, Inc. Workpiece moving methods
US5892203A (en) * 1996-05-29 1999-04-06 International Business Machines Corporation Apparatus for making laminated integrated circuit devices
US5914888A (en) * 1996-06-28 1999-06-22 Lsi Logic Corporation Advanced modular cell placement system with coarse overflow remover
US5844811A (en) * 1996-06-28 1998-12-01 Lsi Logic Corporation Advanced modular cell placement system with universal affinity driven discrete placement optimization
US5892688A (en) * 1996-06-28 1999-04-06 Lsi Logic Corporation Advanced modular cell placement system with iterative one dimensional preplacement optimization
US6030110A (en) * 1996-06-28 2000-02-29 Lsi Logic Corporation Advanced modular cell placement system with median control and increase in resolution
US5808899A (en) * 1996-06-28 1998-09-15 Lsi Logic Corporation Advanced modular cell placement system with cell placement crystallization
US5963455A (en) * 1996-06-28 1999-10-05 Lsi Logic Corporation Advanced modular cell placement system with functional sieve optimization technique
US5872718A (en) * 1996-06-28 1999-02-16 Lsi Logic Corporation Advanced modular cell placement system
US6067409A (en) * 1996-06-28 2000-05-23 Lsi Logic Corporation Advanced modular cell placement system
US5835381A (en) * 1996-06-28 1998-11-10 Lsi Logic Corporation Advanced modular cell placement system with minimizing maximal cut driven affinity system
US6026223A (en) * 1996-06-28 2000-02-15 Scepanovic; Ranko Advanced modular cell placement system with overlap remover with minimal noise
US5831863A (en) * 1996-06-28 1998-11-03 Lsi Logic Corporation Advanced modular cell placement system with wire length driven affinity system
US6085032A (en) * 1996-06-28 2000-07-04 Lsi Logic Corporation Advanced modular cell placement system with sinusoidal optimization
US5870311A (en) * 1996-06-28 1999-02-09 Lsi Logic Corporation Advanced modular cell placement system with fast procedure for finding a levelizing cut point
US5870312A (en) * 1996-06-28 1999-02-09 Lsi Logic Corporation Advanced modular cell placement system with dispersion-driven levelizing system
US5867398A (en) * 1996-06-28 1999-02-02 Lsi Logic Corporation Advanced modular cell placement system with density driven capacity penalty system
US5812740A (en) * 1996-06-28 1998-09-22 Lsi Logic Corporation Advanced modular cell placement system with neighborhood system driven optimization
US5943089A (en) * 1996-08-23 1999-08-24 Speedline Technologies, Inc. Method and apparatus for viewing an object and for viewing a device that acts upon the object
JP3301347B2 (ja) * 1997-04-22 2002-07-15 松下電器産業株式会社 導電性ボールの搭載装置および搭載方法
US6085407A (en) * 1997-08-21 2000-07-11 Micron Technology, Inc. Component alignment apparatuses and methods
JP4215302B2 (ja) * 1998-08-03 2009-01-28 株式会社ディスコ 加工結果の認識方法
JP2001135995A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 部品実装装置及び方法
KR20030005372A (ko) * 2000-05-22 2003-01-17 토레이 엔지니어링 컴퍼니, 리미티드 칩 실장 장치 및 그 장치에 있어서의 얼라인먼트 방법
US6543114B2 (en) * 2001-03-08 2003-04-08 Axsun Technologies, Inc. Manufacturing system using solder self-alignment with optical component deformation fine alignment
US6545227B2 (en) 2001-07-11 2003-04-08 Mce/Kdi Corporation Pocket mounted chip having microstrip line
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
US6776327B2 (en) * 2002-11-05 2004-08-17 Palomar Technologies, Inc. High-accuracy placement method utilizing double pick and place
US7795076B2 (en) * 2003-06-12 2010-09-14 Symbol Technologies, Inc. Method, system, and apparatus for transfer of dies using a die plate having die cavities
US7321161B2 (en) * 2003-12-19 2008-01-22 Philips Lumileds Lighting Company, Llc LED package assembly with datum reference feature
US7735216B2 (en) * 2004-01-15 2010-06-15 International Business Machines Corporation Micro-electromechanical sub-assembly having an on-chip transfer mechanism
EP1564792A3 (en) * 2004-02-13 2006-11-02 Assembléon N.V. Method and device for estimating a component placement position on a substrate
US20060225273A1 (en) * 2005-03-29 2006-10-12 Symbol Technologies, Inc. Transferring die(s) from an intermediate surface to a substrate
US20070107186A1 (en) * 2005-11-04 2007-05-17 Symbol Technologies, Inc. Method and system for high volume transfer of dies to substrates
CN101317502B (zh) * 2005-11-29 2011-02-16 松下电器产业株式会社 针对电路基板的操作装置和操作方法
US7390681B1 (en) * 2007-01-12 2008-06-24 Advanced Micro Devices, Inc. Derived metric for monitoring die placement
US7993940B2 (en) * 2007-12-05 2011-08-09 Luminus Devices, Inc. Component attach methods and related device structures
US20090223628A1 (en) * 2008-03-07 2009-09-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus
DE102009013353B3 (de) * 2009-03-16 2010-10-07 Siemens Aktiengesellschaft Verfahren zur Bestimmung von Rüstungen für konstante Tische von Bestückautomaten
FI20106357A0 (fi) * 2010-12-21 2010-12-21 Valtion Teknillinen Menetelmä ja laitteisto elektronisen rakenteen osaan kohdistettavan toimenpiteen tekemiseksi
EP2798670A1 (de) * 2011-12-28 2014-11-05 Ev Group E. Thallner GmbH Verfahren und vorrichtung zum bonden von substraten
CN102683505A (zh) * 2012-05-17 2012-09-19 东莞宏威数码机械有限公司 真空吸盘式对位系统
JP5906399B2 (ja) * 2013-02-22 2016-04-20 パナソニックIpマネジメント株式会社 電子部品実装システムおよび電子部品実装方法
US9165889B2 (en) * 2013-06-28 2015-10-20 Infineon Technologies Ag Alignment mark definer
CN105397290B (zh) * 2015-12-14 2017-10-03 中国电子科技集团公司第四十八研究所 用于批量性工件焊接的激光封焊机及控制方法
KR102595309B1 (ko) * 2016-07-20 2023-10-31 삼성전자주식회사 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지
US10643016B1 (en) * 2017-12-19 2020-05-05 Cadence Design Systems, Inc. System, method and computer program product for design rule awareness associated with die and package electronic circuit co-design
CN109148311B (zh) * 2018-08-22 2020-05-12 重庆市嘉凌新科技有限公司 芯片焊接装置
CN112864037A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 晶圆量测方法、装置、介质和电子设备
CN113857117B (zh) * 2021-09-01 2023-05-16 北京北方华创微电子装备有限公司 半导体工艺设备及清洗方法
CN114783865B (zh) * 2022-04-13 2023-02-10 苏州优力科瑞半导体科技有限公司 一种划片切割方法及系统
CN116453995B (zh) * 2023-06-16 2023-08-29 淄博美林电子有限公司 一种igbt全自动生产线

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590462A (en) * 1968-11-18 1971-07-06 Western Electric Co Method and apparatus for expanding an array of articles
US3581375A (en) * 1969-03-07 1971-06-01 Ibm Method and apparatus for manufacturing integrated circuits
US3611561A (en) * 1969-04-21 1971-10-12 Paul A Dosier Transfer mechanism with loading nest
US3840978A (en) * 1969-11-12 1974-10-15 Ibm Method for positioning and bonding
US3722062A (en) * 1971-11-04 1973-03-27 Warwick Electronics Inc Component insertion system
US3909933A (en) * 1973-03-30 1975-10-07 Western Electric Co Method for transferring and bonding articles
US3838274A (en) * 1973-03-30 1974-09-24 Western Electric Co Electro-optical article positioning system
US3930295A (en) * 1974-03-04 1976-01-06 Signetics Corporation Tool for fabricating diode array
US4040169A (en) * 1974-03-04 1977-08-09 Watkins-Johnson Co. Method of fabricating an array of semiconductor devices
US3903363A (en) * 1974-05-31 1975-09-02 Western Electric Co Automatic positioning system and method
US3988535A (en) * 1975-11-04 1976-10-26 Western Electric Company, Inc. Automated positioning
US4116348A (en) * 1976-07-19 1978-09-26 Deval Industries, Inc. Component locating apparatus
FR2365209A1 (fr) * 1976-09-20 1978-04-14 Cii Honeywell Bull Procede pour le montage de micro-plaquettes de circuits integres sur un substrat et installation pour sa mise en oeuvre
US4063347A (en) * 1976-10-01 1977-12-20 Usm Corporation Machine for inserting multi-lead components sequentially
US4125798A (en) * 1977-04-11 1978-11-14 Miller C Fredrick Method and means for locating process points on miniaturized circuits
US4108323A (en) * 1977-09-28 1978-08-22 Rca Corporation Machine for changing the spacing of a plurality of wafers
US4151945A (en) * 1977-12-08 1979-05-01 Universal Instruments Corporation Automated hybrid circuit board assembly apparatus

Also Published As

Publication number Publication date
JPS5715436A (en) 1982-01-26
US4342090A (en) 1982-07-27
EP0042977B1 (en) 1984-10-31
EP0042977A1 (en) 1982-01-06
DE3166926D1 (en) 1984-12-06

Similar Documents

Publication Publication Date Title
JPS5916408B2 (ja) 成分一括配置装置
KR102080214B1 (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
US7727800B2 (en) High precision die bonding apparatus
KR20070066946A (ko) 플립칩을 기판에 장착하기 위한 방법
JP2000012568A (ja) ダイボンダ
JP3523480B2 (ja) カメラ位置の補正装置
US6276590B1 (en) Conductive ball attaching apparatus and method
US6983872B2 (en) Substrate alignment method and apparatus
CN112331582B (zh) 芯片贴装装置以及半导体器件的制造方法
JP4562275B2 (ja) 電気部品装着システムおよびそれの精度検査方法
JP3272312B2 (ja) 位置認識手段の移動装置
JP7112274B2 (ja) 実装装置、及び実装装置に用いられる校正基板
JPS5982736A (ja) 半導体装置のワイヤボンデイング方法及び装置
JPH02278166A (ja) 半導体検査装置
JPH02281159A (ja) 半導体検査装置
JPH01227443A (ja) 半導体ペレットボンデイング装置
JPH05226894A (ja) 電子部品装着装置の制御方法
JPH04144300A (ja) 位置補正装置及び位置補正方法
JPH03232300A (ja) プリント基板
JPH02278745A (ja) アライメント装置
JPH0228400A (ja) フラットパッケ−ジicの搭載方法とその装置
JPH06252595A (ja) 部品装着装置
JPS6151936A (ja) チツプ部品の自動マウント方法